[发明专利]一种沟槽型功率半导体器件及其制造方法

说明书

一种沟槽型功率半导体器件及其制造方法，本发明涉及于功率半导体器件，为解决栅极总线的存在导致器件制造成本提高并增加寄生栅电容的问题，本发明的提供如下的技术方案：在沟槽起始段上方的层间介质层中设栅极接触孔，沟槽内的栅极导电材料通过栅极接触孔与其上方的栅电极金属层相连，并且栅极接触孔的宽度小于沟槽起始段的宽度，且所述沟槽起始段的宽度大于沟槽延伸段的宽度。发明的有益效果在于：本发明的沟槽型功率半导体器件可以在不对器件性能造成负面影响的基础上实现稳定可靠的栅极连接，并通过省略栅极总线板，减少器件的光刻工艺步骤，降低器件的制造成本，同时减小由栅极总线板引入的栅极寄生电容，提升器件的开关速度。

技术领域

本发明涉及于功率半导体器件，特别是沟槽型功率晶体管，如绝缘栅双极性晶体管(IGBT)和功率金属氧化物半导体场效应晶体管(Power MOSFET)的结构设计及制造方法。

背景技术

功率晶体管是电力电子系统的关键组成部分，被广泛应用于马达驱动、电能转换等各类应用系统中。一般地，功率晶体管主要包括功率金属氧化物半导体场效应晶体管(Power MOSFET)、绝缘栅双极性晶体管(IGBT)等，前者主要适用于中低压(≤600V)小功率系统，后者主要适用于中高压大功率(≥600V)大功率系统中。从功率晶体管的结构上看，主要有平面栅和沟槽栅两种结构，其中，沟槽栅结构能够提高元胞密度，减小沟道电阻，实现更优异的正向导通特性，成为当代功率晶体管器件的主流结构。

图1展示了一个现有技术的沟槽型IGBT器件100的局部俯视示意图。器件100上表面具有发射极金属层(113)和栅极金属层(114)，分别作为器件100的发射极电极和栅极电极，其中栅极金属层(114)下方设有栅极总线板(121)，所述栅极总线板(121)一般由重掺杂的多晶硅材料构成，并通过栅极接触孔(116)连接到栅极金属层(114)；所述发射极金属层(113)下方覆盖的区域为用于导通电流的有源区，发射极金属层(113)与其下方的有源区之间通过发射极接触孔(112)相连；此外，器件100还具有一系列平形排布的沟槽(105)，所述沟槽(105)自栅极总线板(121)的下方延伸入发射极金属层(113)下方的有源区内，在沟槽(105)内部填充有一般由重掺杂的多晶硅构成的栅极导电材料，以用于传导栅极信号，继而控制有源区内元胞的导通与关断；所述栅极沟槽(105)与其上方的发射极电极(113)之间通过绝缘介质层隔离。图1中有源区内的切线M-M’所对应的横切面结构在图2中展示。如图2所示，器件100底部具有由金属层构成的集电极(101)，集电极(101)上方是半导体区，自下而上分别包括有p⁺型集电极掺杂区(102)、n型电场截止层(103)、和n^-型漂移区(104)；所述沟槽(105)自半导体区的上表面向下延伸入n^-型漂移区(104)内，沟槽(105)中填充有多晶硅导电材料(107)，所述多晶硅导电材料(107)和沟槽(105)之间由栅介质层(106)隔离，所述栅介质层(106)的构成材料通常为二氧化硅；在相邻的沟槽(105)之间设有p型体区(108)，在p型体区(108)上方设有n⁺型发射极区(110)及p⁺型接触区(109)，且n⁺型发射极区(110)与沟槽(105)的一个侧壁毗连；在沟槽(105)上方设有层间介质层(111)，所述层间介质层(111)将沟槽(105)与发射极电极(113)隔离；发射极电极(113)通过层间介质层(111)中的发射极接触孔(112)与n⁺型发射极区(110)及p⁺型接触区(109)相连。

当器件100工作在正向导通状态时，正电压施加于栅电极(114)上并传导至沟槽(105)内的多晶硅导电材料(107)，继而在p型体区(108)与沟槽(105)侧壁的界面处形成电子反型层，作为电子的导电沟道，同时集电极(101)接正向电压，发射极(113)接低电位，从而在集电极(101)和发射极(113)之间形成电流。