[发明专利]存储器装置、存储器装置的操作方法及存储器系统

说明书

本申请案涉及一种存储器装置、一种操作存储器装置的方法以及一种存储器系统。提供一种存储器装置。所述存储器装置包括存储器阵列和电路，其经配置以：确定用于所述存储器阵列的对应于所述存储器装置的通电状态的一或多个设定；将所述一或多个设定存储在非易失性存储器位置中；和响应于从减少功率状态返回到所述通电状态而从所述非易失性存储器位置读取所述一或多个设定。

技术领域

本公开大体上涉及一种半导体存储器，且更确切地说涉及一种具有用于其有效功率管理及操作的非易失性配置(例如，动态训练配置)的存储器。

背景技术

存储器装置广泛用于存储与例如计算机、无线通信装置、相机、数字显示器及类似物等各种电子装置有关的信息。频繁地提供存储器装置作为计算机或其他电子装置中的内部、半导体集成电路和/或外部可移动装置。存在许多不同类型的存储器，包含易失性和非易失性存储器。包括随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等的易失性存储器可能需要经施加功率的源维护其数据。相比之下，非易失性存储器即使在无外部供电时也可保持其存储数据。非易失性存储器可用于各种技术中，包含闪速存储器(例如，NAND和NOR)相变存储器(PCM)、铁电随机存取存储器(FeRAM)、电阻性随机存取存储器(RRAM)和磁性随机存取存储器(MRAM)等。改进存储器装置通常可包含增加存储器单元密度、增加读取/写入速度或另外减少操作等待时间、增加可靠性、增加数据保持、减少功率消耗或减少制造成本等。

发明内容

本公开的一个实施例提供一种存储器装置，其包括：存储器阵列；及电路，其经配置以：确定用于所述存储器阵列的对应于所述存储器装置的通电状态的一或多个设定；将所述一或多个设定存储在非易失性存储器位置中；及响应于从减少功率状态返回到所述通电状态而从所述非易失性存储器位置读取所述一或多个设定。

本公开的另一实施例提供一种操作包含存储器阵列的存储器装置的方法，所述方法包括：确定用于所述存储器阵列的对应于所述存储器装置的通电状态的一或多个设定；将所述一或多个设定存储在非易失性存储器位置中；及响应于从减少功率状态返回到所述通电状态而从所述非易失性存储器位置读取所述一或多个设定。

本公开的另一实施例提供一种存储器系统，其包括：主机装置；及存储器装置，其包含可操作地耦合到所述主机装置的存储器阵列，所述存储器装置经配置以：确定用于所述存储器阵列的对应于所述存储器装置的通电状态的一或多个设定；将所述一或多个设定传达到所述主机装置；将所述一或多个设定存储在非易失性存储器位置中；及响应于从减少功率状态返回到所述通电状态而从所述非易失性存储器位置读取所述一或多个设定。

附图说明

图1是根据本发明技术的实施例的示意性地说明存储器系统的框图。

图2是根据本发明技术的实施例的说明操作存储器装置的方法的流程图。

图3是根据本发明技术的实施例的说明操作存储器装置的方法的流程图。

具体实施方式

存储器装置可在通电以优化时序、电压、等待时间、RCOMP电阻、ZQ校准和/或其其它设定时执行存储器训练和/或初始化操作。这些存储器训练操作可消耗许多时钟循环，在此期间阻止存储器装置执行其它操作。对于利用在减少功率与通电状态之间交替的功率管理方法的存储器装置，在返回到通电状态之后由存储器训练操作消耗的时间可不利于装置性能。