[发明专利]无掺杂的L形隧穿场效应晶体管及其制备方法

说明书

本发明公开了一种无掺杂的L形隧穿场效应晶体管及其制备方法，主要解决现有器件关态电流大，双极效应严重和制备成本高的问题，其包括：SOI衬底、异质栅介质层、金属层和导电层；SOI衬底的两侧设有隔离槽；SOI衬底的上表面设有源区、沟道区和漏区；异质栅介质层和金属层位于沟道区的上侧；源区、沟道区和漏区，均采用非掺杂的本征材料；栅介质层采用异质栅介质，且靠近源区一侧采用高K介质材料，靠近漏区一侧采用低K介质材料；金属层设为功函数不同的上下两层，这两层金属之间用二氧化硅隔离。本发明降低了关态电流，抑制了双极效应，节约了制作成本，可用于大规模集成电路的制作。

技术领域

本发明属于半导体器件技术领域，尤其涉及一种L形隧穿场效应晶体管，适用于大规模集成电路的制作。

背景技术

在“Moore定律”的推动之下，半导体集成电路技术飞速发展，并进入纳米尺寸。然而，随着尺寸的缩小，短沟道效应，寄生效应以及陷阱问题的存在，使得传统的MOSFET在尺寸缩小时性能退化严重，无法满足集成电路发展的要求。

隧穿场效应晶体管TFET是基于带间隧穿量子隧穿效应机理工作的，理论上突破了传统MOSFET在室温下亚阈值摆幅的极限值60mV/decade。因而，TFET器件具有快速的开关特性和较低的泄漏电流，可以有效地降低器件功耗，被认为是延续“Moore定律”的重要途径。

然而，由于离子注入等因素所带来的陷阱问题，TFET的亚阈值摆幅仍较难达到理论值，而且隧穿机制无法提供较高的驱动电流，这严重限制了它在电路方面的应用。因此，科学工作者设计出一种L形的TFET器件结构，如图1所示。该器件包括：SOI衬底、隔离槽、源区、沟道区、栅区、漏区和导电层。其中沟道区呈L形，栅介质和栅金属层位于沟道的表面，栅区和漏区之间存在间距S，衬底的两侧有隔离槽。该器件的源区和L形的沟道区的接触界面可以为载流子提供线性隧穿，增大了载流子的隧穿面积，提高了器件的驱动电流。

然而，该器件的源区和漏区的制备需要利用离子注入完成掺杂，并退火以激活杂质。这样的工艺必然会引起器件的损伤，导致较高浓度的陷阱。陷阱的存在会退化器件的亚阈值摆幅和关态电流，进而降低器件的开关速度，增大器件的静态功耗，导致器件制备有着较高的成本，限制了器件的应用。

发明内容

本发明的目的在于针对上述传统硅基隧穿场效应晶体管的不足，提出一种无掺杂的L形隧穿场效应晶体管及制备方法，以在提高驱动电流的同时抑制双极效应，降低陷阱浓度，同时降低器件的制造成本。

为实现上述目的，本发明的无掺杂的L形隧穿场效应晶体管，包括：SOI衬底、异质栅介质层、金属层和导电层；SOI衬底的两侧设有隔离槽；SOI衬底的上表面设有源区、沟道区和漏区；异质栅介质层和金属层位于沟道区的上侧，其特征在于：

所述源区、沟道区和漏区，均采用非掺杂的本征材料；

所述栅介质层，采用异质栅介质结构，且靠近源区一侧采用高K介质材料，靠近漏区一侧采用低K介质材料；

所述金属层，设为上下两层，上层采用功函数为5.93eV的金属铂，下层采用功函数低于5.0eV的金属，这两层金属之间用二氧化硅隔离。

为实现上述目的，本发明制备无掺杂的L形隧穿场效应晶体管的方法，其特征在于，包括以下步骤：

1)准备本征或者轻掺杂的硅衬底，在其表面依次淀积厚度为10～15nm的氧化物埋层和厚度为13～15nm的外延硅；

2)在外延硅的两侧进行光刻和刻蚀，刻蚀到氧化物埋层停止，形成深度为13～15nm的浅沟槽隔离区，在浅沟槽隔离区内淀积二氧化硅，并将表面打磨平整；

3)在外延硅表面的左侧刻蚀，形成深度为1～2nm的源区金属接触凹槽，在凹槽内淀积金属铂作为源极；