[发明专利]基于FPGA并行计算的人脸分类方法

说明书

本发明属于数字信号处理、数字集成电路设计技术领域，请求保护一种基于FPGA并行计算的人脸分类方法，主要包括：图像采集模块、图像预处理模块、Haar特征提取模块、人脸检测分类模块、以太网传输模块及所包含的子模块。其中，根据硬件电路特性，在FPGA中分析设计了特征提取及分类的算法实现方法。通过仅存储当前计算像素及其相邻像素所需的像素，完成了用缩放图像代替缩放子窗口的特征值高速计算。设计实现了分类检测模块五级流水分别计算积分图点值、特征值、弱分类器加权和、弱分类器分类结果和强分类器分类结果流水线方案下的Haar分类器体系结构，完成高效低资源占用率的特征分类。

技术领域

本发明属于数字信号处理、数字集成电路设计技术领域，具体涉及一种基于Haar特征的人脸分类算法FPGA并行计算系统设计。

背景技术

人脸检测作为人脸识别的第一个步骤，该阶段下的检测精度与速度直接影响整个人脸识别系统的性能，特别是复杂背景下的人脸检测研究，已经成为人脸识别系统是否能够真正实用的关键。目前对人脸检测的研究已经作为一个独立的研究内容受到研究者的重视，随着人脸检测技术的不断发展，人脸检测的应用范围也已经远远超出了人脸识别领域的范畴在基于内容的检索、视频会议、三围人脸模型等方面有着重要的应用价值。

Viola等人提出了一种基于使用Haar特征的AdaBoost学习算法的人脸检测框架。然而，面部检测需要相当大的计算能力，因为许多Haar特征分类器检查图像中的所有像素。使用高性能计算机可以进行实时人脸检测，但系统的资源往往会被大量计算占用产生高延迟。硬件电路特性使基于其平台设计实时的人脸检测硬件并行架构，用硬件描述语言对硬件并行架构分模块进行描述成为一项非常好的选择。

并行计算是提高人脸检测速度最有效的技术之一，较ASIC设计周期长、成本高、风险大等缺点，当前出现了采用FPGA硬件并行处理方案来提高人脸检测算法的速度。基于FPGA设计的人脸检测方案，具有开发成本低，周期短等优点，是一种高效灵活的解决方法。深入分析充分挖掘人脸检测算法本身的并行性，设计灵活的硬件并行架构是本发明的重点。

发明内容

针对人脸检测实现的重要性，以及当前所有关于实时人脸检测的文献都描述了软件实现或是理论上的硬件分析。本发明提出了一种提高电路性能和减少硬件资源占用的Haar特征提取及分类的FPGA并行计算系统，本发明的技术方案如下：

一种基于FPGA并行计算实现的实时人脸分类检测系统硬件架构，利用并行处理能力和多级流水线处理，采用至顶向下设计方法，所述系统包括图像采集模块、图像预处理模块、Haar特征提取模块、人脸检测分类模块和以太网传输模块，使用Verilog HDL语言进行设计，并在FPGA上实现。在图像采集模块中，帧捕获控制器生成控制信号，用于控制从图像传感器采集图像信息的过程。预处理模块将图像转为灰度数据，同时用中值滤波算法对图像质量改善处理后进行存储在Block RAM中。Haar特征提取模块对图像进行缩放、积分图的生成和对应的特征计算。人脸检测分类模块由级联的强分类器构成，弱分类器加权相加构成强分类器，通过将计算好的特征值与阈值对比并进行弱分类后相加并级联后得出检测结果。

进一步的，所述Haar特征提取模块包括图像存储子模块、图像定标器子模块、特征计算子模块构成，经过预处理的灰度图像存入由图像存储控制器例化的存储空间之后，按图像的缩放比例分别存储缩小后的图像数据。图像定标器模块在生成并传输包含帧图像的BRAM的地址，根据缩放图像的比例因子请求图像数据，图像存储模块根据图像定标器模块中需要的BRAM地址将像素数据传输给特征计算模块。

进一步的，特征计算公式如下：

P_xy＝H_white∑_{p∈white tangle}p-H_black∑_{p∈black tangle}p