[发明专利]一种分段并行比较型ADC

说明书

本发明公开一种分段并行比较型ADC，属于电子与通信技术领域，用于实现把模拟信号转换成数字信号，首先对ADC的输出按位权大小划分成数个段，形成不同权值级别的输出分段；再根据最高权值级别输出分段对由基准电压量化后的不同参考电压划分成数个分段，被定义为参考电压分段；然后，由段首比较器产生可被定义为段首指针的比较值，其一方面被送到对应的触发器和优先编码器形成最高权值级别输出分段的数值，另一方面被分别送到可控开关组用于控制从第一次所有分段中选择一个参考电压分段作为当前分段；最后，要么继续对当前分段再分段和再处理，要么把它用来形成最低权值级别输出分段的段内数值。本发明提高转换速度和位数、降低了制作成本。

技术领域

本发明涉及一种模数转换器，能够实现模拟信号向二进制数的快速转换，属于电子技术领域和通信技术领域，可广泛用于数字信号处理器、单片机等数字电路系统中。

背景技术

并行比较型A/D转换器（又称Flash ADC）与其它类型模拟数字信号转换器（ADC）相比，具有转换时间短、转换速度快的优点，可是，当转换位数较多时，其硬件开销将快速增加，电路变得非常复杂，以致于高位Flash ADC的制造和应用受到了严重阻碍。如转换输出的二进制位数为n，Flash ADC的量化电平数将有2ⁿ-1个，则所需比较器和触发器都将达到2ⁿ-1个，可见硬件成本随转换位数增加而显著提高。

为了降低成本，提高Flash ADC的应用，在中国专利201310596301.0中披露了一种具有子ADC校准的多步式ADC，在中国专利201310501026.X中披露了一种9级十位流水线ADC，以及在中国专利201710070081.6中披露了一种具有双转换的ADC后台校准，它们都采用多级ADC转换，使用了Flash ADC和/或SAR ADC（即逐次逼近型ADC），但是这些方案对原有Flash ADC结构并无显著创新。至于其它文献，无论是专门论述Flash ADC还是论述多级或者混合ADC时涉及到Flash ADC，都没能很好解决硬件成本和转换速度的矛盾。为了进一步解决这种问题，本发明人提出了一种分段并行比较型ADC电路和设计方法。

考虑到可控开关远比比较器和触发器结构简单、制作容易、成本更低和运行更快等，本发明通过对量化电平按段划分和可控开关的精准选择，虽然大量增加了可控开关，但是却能显著减少比较器和存储器的使用数量，降低优先编码器的复杂度，在不失高速转换特性的情况下，实现较低制作成本的高位ADC设计，满足了高位Flash ADC的实用化要求。

发明内容

本发明基于Flash ADC的设计方法和工作原理提出了一种分段并行比较型ADC，其设计方法是：首先根据对设计成本和转换速度的要求，把ADC的二进制输出位按位权大小划分成数个不同的段，形成不同权值级别的输出分段；再根据其中最高权值级别输出分段对由基准电压量化后的不同参考电压按照电压值大小划分成数个分段，这些分段被定义为参考电压分段，这次划分被叫做第一次分段，其段数是以最高权值级别输出分段位数为指数的2的次幂，每段所含参考电压数量除掉最高值参考电压分段少一个外，其它分段都相同，是以ADC输出位数减去最高权值级别输出分段位数所得差值为指数的2的次幂；然后，除掉最高值参考电压分段外其余所有分段中最高值参考电压被分别送到对应的比较器来产生可被定义为段首指针的比较值，这些段首指针一方面被送到对应的触发器和优先编码器以便形成最高权值级别输出分段的数值，另一方面被分别送到可控开关组用于控制从第一次所有分段中选择一个参考电压分段作为当前分段，且其段内不包括与段首指针对应的那个最高值参考电压；最后，对当前分段做后续处理，如果低于最高权值级别的输出分段不是最低权值级别输出分段，那就参照上述分段技术和处理技术继续对当前分段再分段和再处理，这叫做第二次分段，其后是否还有继续分段，要依据下一个低权值ADC输出分段是否是最低权值级别而决定；如果下一个低权值ADC输出分段是最低权值级别输出分段，那就停止继续分段而直接把这个当前分段送到与之对应的比较器、触发器和优先编码器来形成最低权值级别输出分段的段内数值。