[发明专利]栅极制造方法、场效应晶体管形成方法及场效应晶体管

说明书

本发明涉及栅极制造方法、场效应晶体管形成方法及场效应晶体管，涉及半导体集成电路制造方法，在栅极的制造过程中，通过以形成于位于硬质硬掩膜层上的牺牲层两侧的侧墙充当遮蔽层，选择性除去牺牲层后，用光刻刻蚀工艺将侧墙结构传递到下层薄膜层形成一侧较为平滑的栅极结构，从而有效改善多晶硅栅关键尺寸随机波动造成的场效应晶体管的源端漏电问题。

技术领域

本发明涉及半导体集成电路制造方法，尤其涉及一种栅极制造方法、场效应晶体管形成方法及场效应晶体管。

背景技术

现有半导体技术领域，n型场效应晶体管(FET)即nFET和p型场效应晶体管即pFET为常见组件。现有方法中，先通过虚拟多晶硅(dummy poly)工艺制备临时多晶硅栅层来定义源/漏极，然后去除虚拟多晶硅栅层，并在多晶硅栅层去除的区域形成金属栅(MG)。

因此栅极的制造是形成场效应晶体管工艺的关键步骤，其直接影响场效应晶体管的性能。请参阅图，图1为现有技术中栅极的制造过程之一的示意图，现有技术中，通常在半导体衬底100，如硅衬底，上依次形成栅介质层200、多晶硅栅层300及硬掩膜层400，然后以硬掩膜层400为遮蔽物通过光刻刻蚀工艺形成多晶硅栅极结构。但由于驻波效应的影响，现有技术形成的多晶硅栅极结构的边缘会较为粗糙，具体的，可参阅图2，图2为现有技术形成的栅极结构的边缘示意图，如图2所示，栅极的两侧边缘均比较粗糙，从而导致后续形成的源端(source)电场拥堵(crowding)引起势垒高度的变化(variation)造成源端漏电的问题，进而影响场效应晶体管的性能。

发明内容

本发明的目的在于提供一种栅极制造方法，以形成一侧较为平滑的栅极结构，从而有效改善多晶硅栅关键尺寸随机波动造成的场效应晶体管的源端漏电问题。

本发明提供的栅极制造方法，包括：S1：提供一半导体衬底，在所述半导体衬底表面依次形成栅介质层、多晶硅栅层以及硬质掩模层；S2：在所述硬质掩模层上形成牺牲层，然后进行光刻刻蚀工艺，刻蚀掉所述半导体衬底两侧部分的牺牲层，保留中间部分的牺牲层，形成牺牲层结构，漏出所述半导体衬底两侧的所述硬质掩模层；S3：形成一第二硬质掩模层，所述第二硬质掩模层覆盖所述牺牲层结构的顶部、所述牺牲层结构的侧面以及漏出的所述硬质掩模层的表面；S4：以所述硬质掩模层为遮蔽层进行光刻刻蚀工艺，在所述牺牲层结构的侧面形成由所述第二硬质掩模层构成的侧墙；以及S5：进行选择性刻蚀工艺，刻蚀掉所述牺牲层结构，然后以所述侧墙为遮蔽物进行光刻刻蚀工艺，刻蚀掉所述硬质掩模层和多晶硅栅层，以形成第一栅极结构和第二栅极结构，其中所述第一栅极结构和所述第二栅极结构由刻蚀后的所述多晶硅栅层、所述硬质掩模层和所述第二硬质掩模层叠加而成。

更进一步的，所述硬质掩模层为二氧化硅层。

更进一步的，通过化学气相沉积形成所述栅介质层、所述多晶硅栅层以及所述硬质掩模层。

更进一步的，所述牺牲层为非晶硅层。

更进一步的，通过化学气相沉积形成所述牺牲层。

更进一步的，所述第二硬质掩模层为氮化硅层(Si3N4)或氮化钛(TiN)。

更进一步的，通过原子沉积工艺、化学气相沉积工艺或扩散工艺形成所述第二硬质掩模层。

更进一步的，所述牺牲层结构的宽度定义了所述第一栅极结构和所述第二栅极结构之间的距离。

更进一步的，在所述半导体衬底上还形成有场氧化层，并由场氧化层隔离出有源区。

更进一步的，所述第一栅极结构和所述第二栅极结构形成于所述有源区内。

更进一步的，所述场氧化层采用浅沟槽隔离(STI)工艺形成。

更进一步的，所述半导体衬底为硅衬底。