[发明专利]半导体存储器件和具有其的存储器系统

权利要求书

1.一种半导体存储器件，包括：

数据选通信号输入缓冲器，被配置为接收数据选通信号并生成输入数据选通信号；

数据输入缓冲器，被配置为接收与所述数据选通信号相比延迟了第一延迟时间的数据并生成输入数据；

延时控制信号生成器，被配置为当接收到写入命令时生成在施加所述数据选通信号的第一时段期间被激活的第一片上终止控制信号；

第一片上终止控制电路，被配置为响应于所述第一片上终止控制信号而改变第一可变电阻代码；

数据选通信号终止电路，被配置为终止所述数据选通信号，所述数据选通信号终止电路包括第一片上终止电阻，所述第一片上终止电阻被配置为响应于所述第一可变电阻代码改变其电阻值；

行解码器，被配置为解码行地址信号并生成多个字线选择信号；

列解码器，被配置为解码列地址信号并生成多个列选择信号；以及

存储单元阵列，包括多个存储单元并被配置为将所述输入数据写入由所述多个字线选择信号和所述多个列选择信号所选择的存储单元。

2.如权利要求1所述的半导体存储器件，还包括：

第一延迟电路，被配置为将所述输入数据选通信号延迟第二延迟时间并生成延迟的数据选通信号，

其中，所述数据输入缓冲器被配置为响应于所述延迟的数据选通信号锁存和延迟所述数据并生成所述输入数据，以及

所述第一延迟时间是在数据选通信号端子处接收所述数据选通信号的第一时间点与通过所述数据选通信号输入缓冲器和所述第一延迟电路将所述数据选通信号施加到所述数据输入缓冲器的第二时间点之间的时间。

3.如权利要求2所述的半导体存储器件，还包括：

模式设置寄存器，被配置为响应于模式设置命令来设置片上终止代码、写入延时和突发长度，

其中，当接收到所述写入命令时，所述延时控制信号生成器被配置为生成所述第一片上终止控制信号，在对应于第一片上终止开启延时的值的时钟周期数之后激活所述第一片上终止控制信号，并在对应于第一片上终止关闭延时的值的时钟周期数之后停用所述第一片上终止控制信号，其中，所述第一片上终止开启延时的值是使用所述写入延时的值生成的，并且所述第一片上终止关闭延时的值是使用所述写入延时的值和所述突发长度的值生成的，以及

所述第一片上终止控制电路被配置为响应于所述第一片上终止控制信号使用所述片上终止代码来生成所述第一可变电阻代码。

4.如权利要求3所述的半导体存储器件，其中，所述延时控制信号生成器包括：

第一片上终止延时计算器，被配置为计算所述第一片上终止延时的值、所述第一片上终止关闭延时的值以及所述第一时段，所述第一时段通过从所述第一片上终止关闭延时的值减去所述第一片上终止延时的值而获得；

第一片上终止延时脉冲生成器，被配置为当接收到所述写入命令时生成第一片上终止延时脉冲信号，所述第一片上终止延时脉冲生成器还被配置为在所述第一时段期间激活所述第一片上终止延时脉冲信号；以及

第一片上终止延时电路，被配置为将所述第一片上终止延时脉冲信号延迟对应于所述第一片上终止开启延时的值的时钟周期数，并生成所述第一片上终止控制信号。

5.如权利要求4所述的半导体存储器件，还包括：

第二延迟电路，被配置为将所述第一片上终止控制信号延迟所述第一延迟时间，并生成第二片上终止控制信号；

第二片上终止控制电路，被配置为响应于所述第二片上终止控制信号而改变第二可变电阻代码；以及

数据终止电路，被配置为终止数据，所述数据终止电路包括第二片上终止电阻器，所述第二片上终止电阻器被配置为响应于所述第二可变电阻代码而改变其电阻值。