[发明专利]一种半导体器件及其制备方法

说明书

本发明提供一种半导体器件及其制备方法，该方法包括提供半导体衬底，在半导体衬底上形成绝缘体堆栈结构；刻蚀绝缘体堆栈结构至半导体衬底形成通孔；在通孔的侧壁上形成沟道层；在形成沟道层的通孔中形成背栅结构。沟道层包括沟道区域以及源/漏极区域，半导体器件的源/漏极和栅极分别形成在源/漏极区域和栅极区域的外围，并且形成垂直的堆叠结构。栅极结构形成全环绕式结构，由此增加了栅极结构与沟道区域的接触面积，实现对栅极的更好控制。本发明的方法能够形成更加紧凑的结构，有利于器件整体尺寸的缩小。

技术领域

本发明涉及半导体集成电路技术领域，具体地涉及一种半导体器件及其制备方法。

背景技术

在集成电路中，低功率高运行性能的场效应晶体管通常具有如下特点：(1)具有高迁移率的半导体衬底；(2)越来越大的沟道宽度及越来越小的沟道长度；(3)具有大电容Ci的栅极绝缘层；(4)减少有源区沟道和栅极绝缘层界面处的界面陷阱；(5)减小电极和半导体层之间的接触电阻。近年来了，场效应晶体管结构发生了从平面型到鳍型或纳米线等3D结构的显著变化，并且人们越来越倾向于形成环绕栅(Gate-All-Around，GAA)结构以及采用具有高迁移率的材料作为有源层，例如采用SiGe、Ge、GaAs等材料。

另外，现有的半导体器件，例如场效应晶体管通常形成体偏置结构，即半导体衬底作为背栅结构，这样的结构在低电量、高速性能或高集成化方面存在不足，并且不利于晶体管尺寸的缩小，因此不利于集成电路尺寸的缩小。

发明内容

鉴于现有技术中体偏置结构的不足，本发明提供一种半导体器件及其制备方法，本发明的方法在半导体衬底上形成垂直的背栅结构及包覆所述背栅结构的沟道层，同时在所述沟道层的外侧形成全环绕式栅极结构。并且栅极和源/漏极以层叠的方式形成在沟道层的外侧，本发明的半导体器件不仅具有良好的整体电学性能，还有利于器件的尺寸缩小。

根据本发明的第一方面，本发明提供了一种半导体器件，包括：

半导体衬底；

背栅结构，所述背栅结构垂直形成在所述半导体衬底上；

沟道层，垂直形成在所述半导体衬底上，并且包覆在所述背栅结构的外侧，所述沟道层在垂直于所述半导体衬底的方向上包括第一部分、沿所述第一部分向衬底方向延伸的第二部分，以及沿所述第一部分向远离所述衬底方向延伸的第三部分；

栅极结构，包覆所述沟道层的所述第一部分的外侧；

源/漏极，形成于所述栅极结构的两侧，且包覆所述沟道层的所述第二部分和所述第三部分的外侧，

其中，所述栅极结构及所述源/漏极均环绕所述沟道层的外壁，且在垂直于衬底的方向上形成堆叠结构。

可选地，所述栅极结构与所述源/漏极之间形成有绝缘间隔层，所述栅极结构与所述沟道区域之间形成有栅介质层。

可选地，所述栅介质层还形成在所述栅极结构的栅极和所述绝缘间隔层之间。

可选地，所述背栅结构包括形成在所述沟道层内壁及底部的背栅介质层，以及位于所述背栅介质层中间的背栅电极。

可选地，还包括绝缘层，所述绝缘层形成在所述半导体衬底上，并且包覆所述栅极结构、所述源/漏极及所述栅极和所述源/漏极之间的绝缘间隔层，并且覆盖在所述背栅结构、所述沟道层及所述源/漏极的上表面。

可选地，所述绝缘间隔层还形成在所述源/漏极与所述半导体衬底之间。

可选地，所述半导体衬底面向所述背栅结构一侧的表面设置有重掺杂层，所述重掺杂层与所述背栅结构的背栅电极接触以控制所述背栅电极的电压

根据本发明的第二方面，本发明提供了一种半导体器件制备方法，包括：