[发明专利]一种基于4-Booth编码的低功耗乘法器

说明书

本发明公开的一种基于4‑Booth编码的低功耗乘法器，包括由至少两个编码器并联组成的编码器组，编码器组的输入端连接有位选择器，位选择器的输入端分别与乘数输入端口、被乘数输入端口连接，位选择器的输入端与乘数输入端口、被乘数输入端口之间分别连接有第一Power gating开关，编码器组的输出端通过第二Power gating开关与压缩器的输入端连接，压缩器的输出端通过第三Power gating开关与超前进位加法器的输入端连接。本发明公开的一种基于4‑Booth编码的低功耗乘法器能够在保证计算结果正确的同时，降低功耗。

技术领域

本发明属于低功耗乘法器技术领域，具体涉及一种基于4-Booth编码的低功耗乘法器。

背景技术

在高速数字信号处理(DSP)、微处理器(MCU)以及RISC等各类芯片中，乘法器是不可缺少的单元，并且乘法器往往处于关键路径中，因此，系统的速度往往取决于乘法器的速度。为实现流水线的正常工作，处于执行单元的乘法器需要在一个时钟周期内完成。通过优化乘法器的设计能够影响并提高整个处理器的运算效率和稳定性。因此，高速可便携低功耗的乘法器设计是专用集成电路、数字信号处理领域以及数字滤波领域系统设计中十分重要且必要的一环。

高速可便携低功耗的乘法器的一种实现方案是提高并行计算量，减少后续计算量，对于N位乘法来说，常规算法器会产生N位部分积，累加之后可得最终结果，而自Booth编码算法问世以来，在很大程度上提高了乘法器的性能。其基本原理是通过减少部分积的数量来简化运算，且参与乘法运算的乘数与被乘数的位数越多，Booth编码算法简化运算的能力越突出。典型的Booth编码算法有：基2-Booth编码、基4-Booth编码、基8-booth编码算法。基2-Booth编码算法编码表简单，算法易于实现，但并不能简化运算；基4-Booth编码算法可以简化1/2的计算量，编码电路易于实现；基8-Booth编码算法可以简化3/4的计算量，但其编码表中有对乘数乘以(-3)的操作，不能通过简单的移位，取补码电路实现。在处理器进行乘法运算时，乘数与被乘数均是32位的，由于2^32＝4 294 967 296，而两个32位数相乘得到的64位数就是一个更加庞大的数字。在设计中，几乎不会用到如此庞大的数字，也就是参与运算的乘数B与被乘数A的高位极为可能出现很多“零”占位的情况。对于这种情况，按照常规的编码，压缩，求和不仅浪费了大量时间还占用了很多硬件资源，提升了整个系统的功耗。

另外，在乘法器电路进行乘法运算时，编码单元、压缩单元、超前进位加法器单元是串行的，在前级电路没有完成运算时，后级电路一直处于等待状态，虽然电路开通，但没有参与运算，增加了系统的功耗。部分积进入压缩单元参与求和运算过程中，由于进位信号与部分积信号生成时延不同，在进入下一级华莱士树型压缩电路时，可能会有竞争冒险情况产生导致错误的计算结果。

发明内容

本发明的目的在于提供一种基于4-Booth编码的低功耗乘法器，能够在保证计算结果正确的同时，降低功耗。

本发明所采用的第一种技术方案是：一种基于4-Booth编码的低功耗乘法器，包括由至少两个编码器并联组成的编码器组，编码器组的输入端连接有位选择器，位选择器的输入端分别与乘数输入端口、被乘数输入端口连接，位选择器的输入端与乘数输入端口、被乘数输入端口之间分别连接有第一Power gating开关，第一Power gating开关用于根据输入的乘数或被乘数是否为零而开通或关闭电路，编码器组控制补码信号输出部分积，编码器组的输出端通过第二Power gating开关与压缩器的输入端连接，第二Power gating根据编码器组生成部分积的最大延迟开通电路，压缩器的输出端通过第三Power gating开关与超前进位加法器的输入端连接，第三Power gating开关用以接收压缩器最终输出的伪和、进位信号而开通电路，超前进位加法器的输出端输出被乘数与乘数的乘积。

本发明的特点还在于，

编码器具有三个数据输入端，每个编码器的三个数据输入端均与位选择器的输出端连接，每个编码器的输出端均与第二Power gating开关连接。