[发明专利]用于降低数字时钟频率误差的方法、装置、计算机设备及存储介质

说明书

本发明公开了用于降低数字时钟频率误差的方法、装置、计算机设备及存储介质，其中方法包括配置控制器参数；进入校准模式；查询校准是否完成；若是，则将保存的主延时的延时值写入参数寄存器中；配置参数寄存器进入时钟振荡模式，以根据主延时的延时值生成内部时钟；关闭外部晶振时钟。本发明通过内部时钟门控生成参考时钟，然后将配置前延时的参数所生成前延时内部时钟根据参考时钟进行锁相，锁相完成之后，则将根据主延时的延时值生成内部时钟，得到内部时钟之后，则可以关闭外部的晶振时钟，从而达到了降低功耗以及降低数字时钟频率误差的目的。

技术领域

本发明涉及固态硬盘，更具体地说是用于降低数字时钟频率误差的方法、装置、计算机设备及存储介质。

背景技术

固态硬盘内部芯片的时钟源一般来自外部的晶体，经过特有的时钟IO，给内部芯片PLL或者逻辑提供时钟。在低功耗的应用中，存在部分逻辑关电的情况，未关电的部分仍然需要提供时钟，如果芯片内部无法提供独立的时钟，则时钟IO无法关闭，因此任然需要耗能。另外，芯片在不同的制程下，数字时钟产生的时钟频率误差大，不满足需要高精度的时钟的一些特殊场景。

发明内容

本发明的目的在于克服现有技术的不足，提供用于降低数字时钟频率误差的方法、装置、计算机设备及存储介质。

为实现上述目的，本发明采用以下技术方案：用于降低数字时钟频率误差的方法，所述方法包括：

配置控制器参数；

进入校准模式；

查询校准是否完成；

若是，则将保存的主延时的延时值写入参数寄存器中；

配置参数寄存器进入时钟振荡模式，以根据主延时的延时值生成内部时钟；

关闭外部晶振时钟。

其进一步技术方案为：所述的配置控制器参数步骤，具体包括以下步骤：

配置前延时的参数，以生成前延时内部时钟；

通过内部时钟门控生成参考时钟。

其进一步技术方案为：所述的进入校准模式步骤，具体包括以下步骤：

将前延时内部时钟与参考时针进行对比，产生主延时的延时值；

当主延时的延时值与参考时钟频率的值相同时，记录此时主延时对应的延时值。

用于降低数字时钟频率误差的装置，包括第一配置单元、校准单元、查询单元、保存单元、第二配置单元以及停止单元；

所述第一配置单元，用于配置控制器参数；

所述校准单元，用于进入校准模式；

所述查询单元，用于查询校准是否完成；

所述保存单元，用于将保存的主延时的延时值写入参数寄存器中；

所述第二配置单元，用于配置参数寄存器进入时钟振荡模式，以根据主延时的延时值生成内部时钟；

所述停止单元，用于关闭外部晶振时钟。

其进一步技术方案为：所述第一配置单元包括配置模块以及门控模块；

所述配置模块，用于配置前延时的参数，以生成前延时内部时钟；

所述门控模块，用于通过内部时钟门控生成参考时钟。

其进一步技术方案为：所述校准单元包括对比模块以及记录模块；

所述对比模块，用于将前延时内部时钟与参考时针进行对比，产生主延时的延时值；