[发明专利]针状单元沟槽式MOSFET

权利要求书

1.一种功率半导体管芯（100），其具有半导体本体（190），所述半导体本体（190）耦合到所述功率半导体管芯（100）的第一负载端子（101）和第二负载端子（102），并且被配置成在所述负载端子（101、102）之间传导负载电流，并且包括：

-用于控制所述负载电流的控制沟槽结构（110），所述控制沟槽结构（110）沿垂直方向（Z）延伸到所述半导体本体（190）中，并且根据具有多个栅格开口（116）的水平栅格图案（115）来布置；

-多个功率单元（120），每个功率单元（120）在水平横截面中至少部分地布置在所述多个栅格开口（116）中的相应的一个中，其中所述功率单元（120）中的至少一个包括：

-第一导电类型的漂移区的部分（191）、第二导电类型的沟道区的部分（192）和所述第一导电类型的源区的部分（193），其中沟道区部分（192）电连接到所述第一负载端子（101）并且将源区部分（193）与漂移区部分（191）隔离；以及

-控制部分，其在所述控制沟槽结构（110）中具有至少一个控制电极部分（111）；

-柱状场板沟槽（130），其沿所述垂直方向（Z）延伸到所述半导体本体（190）中，并且包括电耦合到所述第一负载端子（101）的场板电极（131），所述柱状场板沟槽（130）具有在所述沟道区部分（192）下方的深部（136）以及在所述深部（136）上方的近端部分（135），所述近端部分（135）与所述沟道区部分（192）垂直地重叠，其中所述深部（136）的深水平宽度（W2）相当于所述近端部分（135）的近端水平宽度（W1）的至少110％。

2.如权利要求1所述的功率半导体管芯（100），其中至少在所述近端部分（135）的子部分中，所述近端水平宽度相对于所述垂直方向（Z）的变化率为零或者为负。

3.如权利要求1或2所述的功率半导体管芯（100），其中所述深部（136）的总垂直延伸量相当于所述柱状场板沟槽（130）的总垂直延伸量的至少10％。

4.如权利要求3所述的功率半导体管芯（100），其中所述深水平宽度相对于所述垂直方向（Z）的变化率为零或者为正。

5.如前述权利要求之一所述的功率半导体管芯（100），其中所述场板电极（131）延伸到所述近端部分（135）和所述深部（136）中的每一个中。

6.如前述权利要求之一所述的功率半导体管芯（100），其中所述柱状场板沟槽（130）包括：沟槽绝缘体（132），所述沟槽绝缘体（132）将所述场板电极（131）与所述半导体本体（190）电隔离。

7.如权利要求6所述的功率半导体管芯（100），其中所述场板电极（131）的水平宽度和所述场绝缘体（132）的水平厚度中的至少一个沿所述垂直方向（Z）增加。

8.如前述权利要求之一所述的功率半导体管芯（100），其中所述场板电极（131）在下述部分中具有最大宽度：所述部分形成了所述柱状场板沟槽（130）的深部（136）的一部分。

9.如前述权利要求之一所述的功率半导体管芯（100），其中所述场板电极（131）展现出空体积部分（1310）。

10.如权利要求9所述的功率半导体管芯（100），其中所述空体积部分（1310）延伸到所述深部（136）中并且不延伸到所述近端部分（135）中。

11.如前述权利要求之一所述的功率半导体管芯（100），其中所述深部（136）至少部分地形成沿所述垂直方向（Z）终止所述柱状场板沟槽（130）的远端部分，其中所述远端部分包括所述柱状场板沟槽（130）的总延伸量的不超过30％。