[发明专利]一种基于FPGA的波形纵向平均系统

说明书

本发明公开了一种基于FPGA的波形纵向平均系统，待测信号经ADC模块采集并经抽点模块抽点后存储至第一FIFO模块，第二FIFO模块用于存储累加数据，在每次数据有效触发后，加法器在波形纵向平均控制模块控制下从第一存储模块中读取抽点数据同时从第二FIFO模块中读取累加数据，求和后作为新的累加数据存入第二FIFO模块中，当累加的采集数据数量达到纵向平均次数时，由除法器从第二FIFO模块中读取累加数据进行移位截断实现平均，将平均结果存入缓存模块，由上位机读取并送入显示器进行显示。本发明通过FPGA来实现波形纵向平均，在提高波形刷新率的同时，还可以节省存储资源。

技术领域

本发明属于测试技术领域，更为具体地讲，涉及一种基于FPGA的波形纵向平均系统。

背景技术

示波器作为通用测试仪器，被广泛的应用在各个行业中，具有信号实时显示、高级触发、协议分析、波形搜索、频率测量等功能。在示波器的示波模式中，有一种纵向平均模式，即对于周期信号，连续采集N幅波形并存储，然后对N幅波形做算术平均再进行显示，其作用是消除叠加在周期信号上的通道噪声和量化误差。图1是波形纵向平均示意图。

在现有的技术中，实现波形的纵向平均主要有三种方式：

第一种方式：FPGA将采集到的N帧波形传给上位机，上位机将N帧波形数据累加，最后除以平均次数得到平均值。这种方式上位机可以选取任意波形数量，灵活性较强，但是多帧波形从采集到传输给上位机显示需要较长时间，导致纵向平均的波形刷新较慢，用户体验差，特别是N值较大时，数据的传输和处理需要较长的时间，导致死区时间长，波形的捕获率低。

第二种方式：通过FPGA分段存储来实现波形的平均采集，以“南京国睿安泰信科技股份有限公司.一种用FPGA分段存储实现示波器平均采集的系统.中国，发明专利，201510747297.2，20151105”为例，其方法是在FPGA外部设置大容量存储器，将捕获的每一帧波形数据依次存进去，该方法求取平均值的过程见公式：SUM_AVE_N＝SUM_AVE_N-1+DATA_NEW-DATA_OLD。式中，SUM_AVE_N为平均数据和，SUM_AVE_N-1为上一次的平均和，DATA_NEW为新一帧的波形数据，DATA_OLD为设定的平均次数最开始的帧处理数据，数据和SUM_AVE_N除以平均次数N即可以得到波形的平均值。这种方式优点是可以对波形进行滑动平均，即每采集到一帧新的波形，均可以计算出连续最新N帧波形的平均值。缺点是需要将N帧波形全部存储下来并实时刷新，需要较大的存储空间，假设一帧波形点个数为2^M，平均次数N＝2^A，每一个数据点大小为2Bytes，则需要存储空间容量为MEMO＝2^A+M+1Bytes。假设M＝10,A＝9，即一帧波形点个数为1024，平均次数为512次，则需要存储波形数据容量为1MB，如果将1MB的数据全部存在FPGA中，显然会消耗大量的片内资源，因此需要在FPGA外部设置大容量存储器，增加了硬件成本。

第三种方式：获取并存储当前帧的原始波形和上一次的平均值的计算结果，利用指数平均算法来计算波形轨迹的平均。公式中X_n是获取的当前波形，Y_n-1是n-1次平均运算的平均结果，Y_n即是n次平均运算的平均结果。具体可以参见“苏州普源精电科技有限公司.一种轨迹波形平均的方法、设备及示波器.中国，发明专利，201710084861.6，20170216”。这种方式优点是平均效率较高，每处理一帧原始数据，都会有平均数据输出，缺点是需要进行两次除法运算和多次加减法运算，在FPGA内部需要消耗较多的逻辑资源才能实现上述四则运算，且指数平均由于数据截位操作导致误差累积，影响平均精度。

发明内容

本发明的目的在于克服现有技术的不足，提供一种基于FPGA的波形纵向平均系统，通过FPGA来实现波形纵向平均，在提高波形刷新率的同时，还可以节省存储资源。