[发明专利]一种基板埋入型三维系统级封装方法及结构

说明书

本发明提供一种基板埋入型三维系统级封装方法及结构，所述方法包括：获取待埋入器件的高度信息、或者安装要求信息；根据高度信息、或者安装要求信息确定将待埋入器件通过芯层工艺埋入并制作形成第一基板，或者采用基板积层工艺制作第二基板，然后在第二基板上通过表贴工艺表贴待埋入器件；通过采用基板层压工艺将至少两个第一基板、或至少两个第二基板、或者第一基板与第二基板压合形成封装基板；在封装基板上制作通孔、覆盖绿油、开窗形成基板埋入型三维封装结构。本发明能够有效的在表面节省大部分空间，提高封装集成度，实现小型化；还能够在封装结构中形成天然的电磁屏蔽和隔离结构，有效的改善系统的电磁干扰性能。

技术领域

本发明涉及基板技术领域，尤其涉及一种基板埋入型三维系统级封装方法及结构。

背景技术

传统的系统级封装技术中，有源芯片的组装可以采用引线键合或者倒装焊接的表面组装技术，如图1所示。另外，对于有背金接地要求的射频芯片，比如部分GaAs衬底的射频芯片，不良好的接地将会导致芯片的自激振荡，因而不能采用倒装焊接的方法进行组装，只能通过导电胶或者共晶焊将芯片表贴在基板相应位置，然后通过引线键合互连。

在3G移动通信技术出现并发展的十几年内，传统的系统级封装结构已经很有效地解决了系统集成的小型化问题。而在4G移动通信技术的长期演进以及即将到来的5G移动通信技术中，随着通信频段数目的增多，射频链路的数量增多，元器件的数目也随之增多，传统的系统级封装将不再能够有效地解决系统集成的小型化问题。因此，需要有新的系统级封装结构来解决持续增长的系统小型化需求。

随着系统集成度的增加，系统内部链路数目以及器件数目也在增加，系统级封装内的电磁干扰愈加严重；同时还加重了互连结构传输性能问题、以及三维封装结构的集成工艺。

发明内容

本发明提供的基板埋入型三维系统级封装方法及结构，能够有效的在表面节省大部分空间，从而提高封装集成度，实现了封装结构的小型化；另外，基板叠层中的金属接地平面与接地过孔一起，还能够形成天然的电磁屏蔽和隔离结构，有效的改善系统的电磁干扰性能。

第一方面，本发明提供一种基板埋入型三维系统级封装方法，包括：

获取待埋入器件的高度信息、或者安装要求信息；

根据待埋入器件的高度信息、或者安装要求信息确定将待埋入器件通过芯层工艺埋入并制作形成第一基板，或者采用基板积层工艺制作第二基板，然后在第二基板上通过表贴工艺表贴待埋入器件；

通过采用基板层压工艺将至少两个埋入有器件的第一基板、或至少两个表贴有器件的第二基板、或者埋入有器件的第一基板与表贴有器件的第二基板压合形成封装基板；

在封装基板上制作通孔、覆盖绿油、开窗形成基板埋入型三维封装结构。

可选地，所述根据待埋入器件的高度信息、或者安装要求信息确定将待埋入器件通过芯层工艺埋入并制作形成第一基板，或者采用基板积层工艺制作第二基板，然后在第二基板上通过表贴工艺表贴待埋入器件包括：

判断得出待埋入器件的高度与芯层高度匹配、且待埋入器件不需背金接地时，则将待埋入器件通过芯层工艺埋入并制作形成第一基板；

判断得出待埋入器件的高度与芯层高度不匹配、或待埋入器件需背金接地时，则采用基板积层工艺制作第二基板，然后在第二基板上通过表贴工艺表贴待埋入器件。

可选地，所述将待埋入器件通过芯层工艺埋入并制作形成第一基板包括：

根据待埋入器件的高度信息确定芯板；

在芯板对应芯层加工芯片槽；

在芯片槽嵌入待埋入器件，并埋入待埋入器件；

根据待埋入器件的安装要求信息确定采用机械钻通孔、或者激光钻盲孔；