[发明专利]鳍式场效应晶体管器件及其制造方法

说明书

本发明提供了一种FinFET器件及其制造方法，其中，制造方法具体地是在源漏外延加工前，在虚拟栅极堆叠上部的侧壁上形成保护壁。通过在虚拟栅极堆叠上进一步增设了保护壁，从而确保其中的虚拟栅极电极层能被完全包裹起来，以避免在源漏外延加工时有外露的虚拟栅极电极层，继而发生“蘑菇缺陷”。本发明的方法采用常规的成熟工艺即可实现，实施简单、工艺窗口较宽，并且更为重要的是，其不会对前后其它工艺产生负面影响，具有良好的工艺兼容性。

技术领域

本发明涉及半导体生产工艺领域，更详细地说，本发明涉及一种FinFET器件及其制造方法。

背景技术

随着半导体工业对于更高的器件密度、更好的性能以及更低的成本的探索和追求，传统的平面器件已经不能满足纳米工艺技术的要求，从而在制造和设计上促使了三维设计的发展，例如鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)。

FinFET的结构不同于传统平面工艺的MOSFET，其具有从衬底延伸的垂直设置的半导体鳍片(Fin)，在鳍片上环绕栅极叠层，从而在鳍片上形成FinFET的沟道，鳍片两端作为源漏区域。相对于平面工艺器件，其不但使器件尺寸得以进一步缩小，而且能够减小短沟道效应。

源漏区域的外延生长，对于FinFET器件有着至关重要的影响，如PMOS源漏区域的SiGe外延生长，其具有围绕鳍片的较大晶格常数，因而在沟道区会产生压缩应变，从而提高器件的驱动电流。

但在FinFET的源漏外延工艺中，“蘑菇缺陷”(mushroom defect)是一个常见的问题，为此需要本领域技术人员做相关的工艺改进来避免上述缺陷的产生。

发明内容

鉴于现有技术的缺陷，本发明提供了一种FinFET器件的制造方法，具体地是在源漏外延加工前，在虚拟栅极堆叠上部的侧壁上形成保护壁。

进一步地，在所述虚拟栅极堆叠的间隙壁形成后制作所述保护壁。

进一步地，在所述间隙壁形成后，制作牺牲层，由所述牺牲层的厚度限定所述保护壁的保护范围。

进一步地，在所述牺牲层完成后，淀积保护壁介质，通过边墙工艺形成所述保护壁。

进一步地，在所述保护壁形成后，去除所述牺牲层。

进一步地，所述牺牲层被去除后，进行源漏外延工艺加工。

进一步地，所述间隙壁形成前，进行LDD注入工艺。

进一步地，所述虚拟栅极堆叠包括虚拟栅极介电层、虚拟栅极电极层和虚拟栅极硬掩膜。

进一步地，所述牺牲层的顶面低于所述虚拟栅极电极层的顶面。

进一步地，所述牺牲层采用氧化硅、氮化硅、氮氧化硅、低k电介质中的一种或多种。

进一步地，所述保护壁采用氧化硅、氮化硅、碳化硅、氮氧化硅、SiCN膜、碳氧化硅、SiOCN膜中的一种或多种。

本发明还提供了一种FinFET器件，其采用上述的制造方法。

本发明的FinFET器件的制造方法，通过在虚拟栅极堆叠上进一步增设了保护壁，从而确保其中的虚拟栅极电极层能被完全包裹起来，以避免在源漏外延加工时有外露的虚拟栅极电极层，继而发生“蘑菇缺陷”。本发明的方法采用常规的成熟工艺即可实现，实施简单、工艺窗口较宽，并且更为重要的是，其不会对前后其它工艺产生负面影响，具有良好的工艺兼容性。

附图说明

图1是本发明一个实施例的初始结构的剖面示意图；

图2是图1中结构完成隔离结构后的剖面示意图；

图3是图2中结构完成虚拟栅极堆叠后的剖面示意图；