[发明专利]基于单电容的FPGA焊点故障诊断方法及诊断装置有效
申请号: | 201910248347.0 | 申请日: | 2019-03-29 |
公开(公告)号: | CN109932639B | 公开(公告)日: | 2022-02-11 |
发明(设计)人: | 孟双德;王倩;王可君 | 申请(专利权)人: | 北京唯实兴邦科技有限公司 |
主分类号: | G01R31/3185 | 分类号: | G01R31/3185 |
代理公司: | 绍兴市寅越专利代理事务所(普通合伙) 33285 | 代理人: | 郭云梅 |
地址: | 100089 北京市海淀区小营中*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 电容 fpga 故障诊断 方法 诊断 装置 | ||
1.基于单电容的FPGA焊点故障诊断方法,其特征在于,所述诊断方法采用基于单电容的FPGA焊点故障诊断装置实现,诊断装置包括状态机,所述状态机设有端口1至端口N共N个端口以及与端口1至端口N相对应的N个寄存器State1至StateN,N个寄存器State1至StateN均连接到寄存器NextSJ,状态机还设有端口Clk-S、端口Clk-C和端口CntK;
所述端口1至端口N分别用于连接FPGA上N个待检测的焊点;
所述端口Clk-C用于连接时钟信号,对端口1至端口N的状态进行控制,其控制任意一个端口输出高电平状态,对外接电容器进行充电;
所述端口Clk-S用于连接高频时钟采样信号,对任意一个端口的信号进行采样,获取该端口的状态,并记录相应的采样周期数;
所述端口CntK用于输出对相应端口的采样信号周期;
所述寄存器State1至StateN分别用于标识对应端口的健康状态;
所述寄存器NextSJ用于标识下一个待检测的焊点对应的端口;
所述状态机还设有端口RST,所述端口RST用于输入系统的复位信号;
所述状态机工作时包括空闲状态和AWBR工作状态;
所述状态机在空闲状态时,端口1至端口N均输出低电平状态,对外接电容器进行放电;所述状态机进入AWBR工作状态时,通过端口Clk-C的时钟信号控制端口K输出高电平状态,通过端口K给外接电容器充电,同时,通过端口Clk-S的高频时钟采样信号,对端口M的信号进行采样,采样结果由端口CntK输出,通过寄存器StateK记录端口K的健康状态,其中,1≤K≤N,M=K+1,当K=N时,M=1;
所述诊断方法具体包括以下步骤:
步骤S1,首先建立FPGA焊点故障诊断方法模型,所述FPGA焊点故障诊断方法模型包括N个FPGA焊点的引脚Pin1至PinN,N个引脚Pin1至PinN均连接一个外接电容器;
步骤S2,设置所有N个引脚Pin1至PinN均输出低电平状态,对外接电容器进行放电;
步骤S3,设置引脚PinE输出高电平状态,对外接电容器进行充电,并设置所有PinF为高电阻状态,其中,1≤E<N且1≤F≤N,F≠E,E+1;
步骤S4,采用高频时钟对引脚Pin(E+1)的信号进行采样,实时获取引脚Pin(E+1)的状态;
步骤S5,当引脚Pin(E+1)输出高电平状态时,通过记录高频时钟的周期数即可获取外部电容器的充电时间,进而计算出引脚PinE对应的FPGA焊点的电阻值,判断该FPGA焊点是否故障;
步骤S6,再次设置所有N个引脚Pin1至PinN均输出低电平状态,对外接电容器进行放电;
步骤S7,将E的值设置为E+1,并重复执行步骤S3至步骤S5;
步骤S8,重复执行步骤S7,直到E=N-1,得到引脚Pin1至Pin(N-1)对应的FPGA焊点的电阻值,判断各FPGA焊点是否故障;
步骤S9,再次设置所有N个引脚Pin1至PinN均输出低电平状态,对外接电容器进行放电;
步骤S10,设置引脚PinN输出高电平状态,对外接电容器进行充电,并设置除Pin1和PinN以外的所有引脚为高电阻状态,通过对引脚Pin1的信号进行采样,获取引脚PinN对应的FPGA焊点的电阻值,判断该FPGA焊点是否故障。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京唯实兴邦科技有限公司,未经北京唯实兴邦科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910248347.0/1.html,转载请声明来源钻瓜专利网。