[发明专利]芯片失效测试结构、包括其的芯片及应用其的测试方法

说明书

本发明涉及芯片失效测试结构、包括其的芯片及应用其的测试方法，涉及芯片制造封装测试技术，通过芯片内部的多层金属层、位于金属层之间的通孔、芯片表面的焊垫、封装基板上的焊盘以及位于焊垫与焊盘之间的凸块组成测试通路，通过测试金属层、焊垫与焊盘中的任意两者之间的电学参数值判断芯片是否连接失效，并精确定位连接失效的位置，整合了晶圆制造工艺及封装厂倒装焊封装测试工艺的测试结构，使倒装焊封装之后芯片的可靠性测试更加简便。

技术领域

本发明涉及芯片制造封装测试技术，尤其涉及一种芯片失效测试结构、包括其的芯片及应用其的测试方法。

背景技术

晶圆在制造工厂完成工艺后，通过电测试的晶圆准备进行单个芯片的封装，以保护芯片避免由环境和传递引起损坏、为芯片的信号输入或输出提供互连、为芯片提供物理支撑并为芯片提供散热。

常用的封装方式有塑料封装、陶瓷封装、倒装焊封装、球栅阵列、板上芯片等，其中倒装焊封装为一种先进的封装方式，且因其具有诸多优点正被广泛应用。倒装焊封装是将芯片植有凸块的表面翻转过来与封装基板上的焊盘实现物理连接以形成电路通路的封装方式。具体的，可参阅图1，图1为倒装焊封装示意图，芯片100上的焊垫127与封装基板200上的焊盘210通过凸块300实现电连接。

随着技术发展，芯片功能集成度提高，芯片的输出引脚越来越多，也就需要更多凸块300来完成芯片100与封装基板200之间的电连接。而同时芯片封装尺寸要求越来越小且越来越薄。为了满足芯片小而薄的特征，晶圆在封装前被研磨的越来越薄，超薄的晶圆芯片容易发生芯片翘曲，倒装焊时，由于芯片翘曲会导致芯片表面多个凸块300不在同一平面上，部分芯片表面凸块与基板焊盘倒装连接不充分或未连接上，经回流工艺后断开导致封装后芯片失效。或封装基板200放置不平导致封装后芯片失效

另一方面，在晶圆的制造过程中，常用低k材料或超低k材料作为层间电介质，然而低k材料或超低k材料为多孔电介质材料，呈现出较低的机械性能，对抗封装过程中和封装后的应力扩张性能较差，低k材料或超低k材料容易在封装外来应力作用下发生变形，乃至产生裂纹，使芯片内的金属层与层间介质层分层或剥离，从而导致封装后芯片失效。

对于倒装焊芯片，需要测试结构来检测是否存在连接失效，并更进一步的定位连接失效的位置。

发明内容

本发明的目的在于提供一种芯片失效测试结构，以整合晶圆制造工艺及封装厂倒装焊封装测试工艺的测试结构，快速判断芯片是否连接失效，并精确定位连接失效的位置。

本发明提供的芯片失效测试结构，用于倒装焊封装的芯片的失效测试，包括：多层金属层，相邻的两层金属层之间形成有通孔，以及位于芯片表面的焊垫，焊垫与与焊垫相邻的金属层之间形成有通孔；形成于焊垫上的凸块；以及封装基板，封装基板上包括焊盘，凸块位于焊盘与焊垫之间，以形成由多层金属层、位于金属层之间的通孔、焊垫、封装基板上的焊盘以及位于焊垫与焊盘之间的凸块组成的测试通路，用于基于金属层、焊垫与焊盘中的任意两者之间的电学参数值判断芯片是否连接失效。

更进一步的，还包括一第二测试通路，第二测试通路包括：多层金属层，相邻的两层金属层之间形成有通孔，以及位于芯片表面的焊垫，焊垫与与焊垫相邻的金属层之间形成有通孔；形成于焊垫上的凸块；以及封装基板，封装基板上包括焊盘，凸块位于焊盘与焊垫之间，以形成由多层金属层、位于金属层之间的通孔、焊垫、封装基板上的焊盘以及位于焊垫与焊盘之间的凸块组成的测试通路，用于基于金属层、焊垫与焊盘中的任意两者之间的电学参数值判断芯片是否连接失效。

更进一步的，所述金属层和所述通孔均形成于层间介质层中。

更进一步的，所述层间电介质层为低k材料或超低k材料。

更进一步的，所述金属层为铜互联金属层。

更进一步的，所述通孔为铜通孔或钨通孔。