[发明专利]一种基于vCPU调度解决虚拟机性能干扰的方法

说明书

发明涉及一种基于vCPU调度解决虚拟机性能干扰的方法。随着硬件架构从多核向众核不断扩展，内存带宽逐渐成为多核系统性能扩展的瓶颈，可有效监测上层应用运行状况，根据实时获得的vCPU的运行信息，建立不同节点调度开销模型，基于该模型，实时收集的不同vCPU运行数据建立模型，根据不同节点内核运行开销进行vCPU调度，权衡同节点调度和异节点调度开销大小，优化调度结果。

技术领域

本发明涉及一种基于vCPU调度解决虚拟机性能干扰的方法，属于软件技术领域。

背景技术

现代计算机的处理速度要远高于访存速度，而随着处理器由多核向众核的不断拓展，多核之间的高速缓存一致性开销逐渐增大，访存带宽也逐渐成为性能提升的主要瓶颈，处理器架构从均匀一致性内存访问模型演变为非均匀一致性内存访问模型。处理器内核按照不同节点进行划分，同一节点内的处理器内核共享多级缓存和内存，不同节点处理器内核通过节点间高速通道访问异节点数据，因此异节点数据访问会带来一定的性能开销。因此不同的调度策略可以严重影响应用在同一硬件上的性能。在虚拟化环境中，由于上层应用和下层VMM之间存在天然的语义鸿沟，以就近调度为主，然而，会隐性加重虚拟机之间的性能干扰，造成节点之间的负载倾斜。

发明内容

本发明的目的：减轻虚拟机之间的性能干扰同时平衡不同节点之间的负载大小。

本发明的原理：根据实时获得的vCPU的运行信息，建立不同节点调度开销模型，基于该模型，实时收集的不同vCPU运行数据建立模型，根据不同节点内核运行开销进行vCPU调度。

本发明技术解决方案：一种基于vCPU调度解决虚拟机性能干扰的方法，其特点在于实现步骤如下：

第一步，面向数据共享的性能开销建模

对于同一节点内核间的缓存数据一致性处理，操作介于末级私有缓存与末级共享缓存之间，即末级私有缓存失效的次数，与末级共享缓存失效和命中的次数之和之间的差值，可用来大致估算同一节点内的私用缓存之间数据一致性的次数，因此对于同节点缓存一致性开销的估算模型表示为：

Intra_Coherence＝Last_Private_Cache_Misses-(LLC_Misses+LLC_Hits)。

对于异节点内核间的缓存数据一致性处理，操作介于末级共享缓存与内存之间，即末级共享缓存的失效次数与内存访问次数之间的差值，将不同节点之间的缓存数据不一致按照缓存失效处理，然后当末级缓存失效向内存访问数据时，再按照缓存数据一致性处理。因此对于异节点缓存一致性开销的估算模型可以表示为：

Inter_Coherence＝LLC_Misses-Mem_Access。

对于因为缓存失效而带来的访存开销，可以由直接的内存访问的次数来估算出来，访存次数越多带来的性能开销就越大，因此访存开销可以看做是访存次数的正比例相关，可以表示为：Mem_Access_Overhead＝α×Mem_Access。

第二步，面向资源竞争的性能开销建模

LLC miss rates表示应用运行过程中缓存竞争大小，缓存失效的次数提高，说明虚拟机之间资源竞争变大，缓存失效次数稳定，说明虚拟机之间资源竞争较小；内存访问的次数，当数据访问缓存失效时，就必须去内存访问数据，访存的效率要远远低于缓存命中的效率，因此缓存失效的次数越高需要去内存访问数据的行为越频繁，说明应用受到干扰性能下降地越厉害，性能干扰模型为：

Interference＝α×Last_Level_Cache_Misses。

通过运行时收集每个vCPU的硬件计数器信息，代入性能开销模型，就可以计算出vCPU运行过程中的数据一致性开销、访存开销、性能干扰开销，再根据各个vCPU的开销情况代入决策模型对vCPU进行优化调度。