[发明专利]高速单总线设备

说明书

本发明公开了一种高速单总线设备，其包括可编程芯片、单线总线、电源、输出电路及输入电路，可编程芯片具有第一输出接口、第二输出接口、第一输入接口和第二输入接口，其中，输出电路包括连接于单线总线和第一输出接口之间的第一三极管、连接于单线总线和第二输出接口之间的第二三极管，输出电路被配置为能够向单线总线输出三种电平，输入电路包括连接于单线总线和第一输入接口之间的鉴幅器、连接于单线总线和第二输入接口之间的缓冲器，输入电路被配置为能够识别单线总线的三种电平、并产生分别与三种电平相对应的输入信号。根据本发明的高速单总线设备，三进制替代传统的二进制的信号机制，以低廉的成本实现了数据传输效率的显著提高。

技术领域

本发明涉及单总线通讯的技术领域，尤其涉及一种高速单总线设备。

背景技术

目前所有的单总线(One wire bus)通讯采用二进制物理层通讯信号，在现有的通讯频率下受制于此，其最高通讯速率为16kbps。这导致现有的单总线设备的数据传输效率或数据通讯效率低下。

因此，亟需一种新的高速单总线设备。

发明内容

本发明要解决的技术问题是为了克服现有的单总线设备的数据传输效率低下的缺陷，提出一种新的高速单总线设备。

本发明是通过采用下述技术方案来解决上述技术问题的：

本发明提供了一种高速单总线设备，其包括可编程芯片、单线总线和用于为所述可编程芯片供电的电源，其特点在于，所述高速单总线设备还包括输出电路和输入电路，所述可编程芯片具有第一输出接口、第二输出接口、第一输入接口和第二输入接口；

其中，所述输出电路包括连接于所述单线总线和第一输出接口之间的第一三极管、连接于所述单线总线和第二输出接口之间的第二三极管，所述输出电路被配置为能够向所述单线总线输出三种电平；

所述输入电路包括连接于所述单线总线和第一输入接口之间的鉴幅器、连接于所述单线总线和第二输入接口之间的缓冲器，所述输入电路被配置为能够识别所述单线总线的所述三种电平、并产生分别与所述三种电平相对应的输入信号。

较佳地，所述输出电路被配置为能够根据来自第一输出接口和第二输出接口的控制信号及预设的输出真值表向所述单线总线输出所述三种电平，所述输入电路被配置为能够识别所述单线总线的所述三种电平、并根据输入真值表产生分别与所述三种电平相对应的输入信号；

其中，所述输出真值表限定了来自第一输出接口和第二输出接口的控制信号与所述单线总线的所述三种电平的对应关系，所述输入真值表限定了所述单线总线的所述三种电平与用于输入第一输入接口和第二输入接口的所述输入信号的对应关系。

较佳地，第一三极管被布置为，基极连接至第一输出接口、集电极直接连接至所述单线总线；

第二三极管被布置为，基极连接至第二输出接口、集电极经由第二电阻连接至所述单线总线，并且所述单线总线经由第一电阻连接至所述电源。

较佳地，第一电阻与第二电阻的阻值相等。

较佳地，第一电阻与第二电阻的阻值在1.5KΩ-10KΩ之间。

较佳地，第一三极管的基极经由第一基极电阻连接至第一输出接口，第二三极管的基极经由第二基极电阻连接至第二输出接口、集电极经由第二电阻连接至所述单线总线。

较佳地，第一基极电阻的阻值在4.7KΩ-10KΩ之间，第二基极电阻的阻值在1KΩ-3KΩ之间。

在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。

本发明的积极进步效果在于：

根据本发明的高速单总线设备，通过利用三进制替代传统的二进制的信号机制，以低廉的成本实现了数据传输效率的显著提高。