[发明专利]一种3D NAND存储器件及其制造方法

说明书

本发明提供一种3D NAND存储器件及其制造方法，衬底上形成有堆叠层，堆叠层包括核心存储区和台阶区，核心存储区中形成有存储单元串，台阶区形成有分区台阶，且沿核心存储区延伸的方向，分区台阶中的台阶长度呈渐进变化。这样，可以降低接触塞无法可靠形成于台阶上的风险，保证栅线正常引出。

技术领域

本发明涉及半导体器件及其制造领域，特别涉及一种3D NAND存储器件及其制造方法。

背景技术

NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。

平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器件。在3D NAND存储器件结构中，采用垂直堆叠多层栅极的方式，堆叠层的中心区域为核心存储区、边缘区域为台阶结构，核心存储区用于形成串存储单元，堆叠层中的导电层作为每一层存储单元的栅线，栅线通过台阶上的接触结构引出，从而实现堆叠式的3D NAND存储器件。

随着3D NAND存储器件集成度的不断提高，堆叠层的层数不断增加，分区台阶(SDS，Staircase Divide Scheme)结构应运而生，其是在沿堆叠层侧壁的双向方向甚至三维方向形成复合台阶，可以减小台阶的占用面积。然而，随着台阶区深度的不断增加，在台阶的形成工艺中，随着台阶层数的增加，会造成台阶尺寸偏离设计尺寸，这会导致后续接触塞无法可靠形成于台阶上，进而导致栅线无法正常引出。

发明内容

有鉴于此，本发明的目的在于提供一种3D NAND存储器件及其制造方法，降低接触塞无法可靠形成于台阶上的风险。

为实现上述目的，本发明有如下技术方案：

一种3D NAND存储器件，包括：

衬底；

所述衬底上由栅极层和栅极间介电层交替层叠的堆叠层，所述堆叠层包括核心存储区以及台阶区，所述第一轴为所述衬底表面所在平面内沿所述核心存储区延伸的轴；

所述核心存储区中的沟道孔，所述沟道孔中形成有存储单元串；

所述台阶区的分区台阶，沿第一轴方向所述分区台阶中台阶的长度呈渐进变化。

可选地，沿第一轴方向所述分区台阶中台阶的长度呈渐进变化为：沿第一轴方向所述分区台阶中各台阶的长度逐级呈渐进变化。

可选地，沿第一轴方向所述分区台阶划分为多个区域，每个区域中的台阶具有基本相同的长度，沿第一轴方向所述分区台阶中台阶的长度呈渐进变化为：沿第一轴方向所述分区台阶中各区域间台阶的长度呈渐进变化。

可选地，所述多个区域分别为顶部区域、中部区域和底部区域。

可选地，所述渐进变化为从顶层台阶至底层台阶长度依次递增。

可选地，所述渐进变化为从顶层台阶至底层台阶长度依次递减。

可选地，所述分区台阶包括的n个分区，第1分区位于中心，第2分区至第n分区沿第二轴的两个方向依次排布，且沿所述第一轴朝向所述核心存储区方向，各分区的台阶依次递增n级，沿所述第二轴的两个方向，每一层的台阶从第n分区至第1分区依次递增1级，n为大于1的自然数，所述第二轴为所述衬底表面所在平面内与所述第一轴正交的轴。

可选地，还包括：所述分区台阶的台阶上的接触结构。

一种3D NAND存储器件的制造方法，包括：

提供衬底，所述衬底上形成有堆叠层，所述堆叠层包括核心存储区以及台阶区；