[发明专利]浮点运算装置

权利要求书

1.一种浮点运算装置，其特征在于，包括：译码电路、第一处理电路、第二处理电路以及选择电路：

所述译码电路，用于接收目标浮点数据和控制信号，根据所述控制信号，从所述目标浮点数据中获取第一浮点数据，将所述第一浮点数据发送至第一处理电路；和/或，根据所述控制信号，从所述目标浮点数据中获取第二浮点数据，将所述第二浮点数据发送至所述第二处理电路，将所述控制信号分别发送至所述第一处理电路、所述第二处理电路以及所述选择电路，所述第一浮点数据包括估值功能类型为浮点倒数估值计算或浮点平方根倒数估值计算的浮点数据，所述第二浮点数据包括估值功能类型为浮点基2指数估值计算或浮点基2对数估值计算的浮点数据；

所述第一处理电路，用于根据所述控制信号，对所述第一浮点数据进行第一估值计算，得到所述第一浮点数据的第一计算结果，将所述第一计算结果发送至所述选择电路，所述第一估值计算包括浮点倒数估值计算，或浮点平方根倒数估值计算；

所述第二处理电路，用于根据所述控制信号，对所述第二浮点数据进行第二估值计算，得到第二计算结果，将所述第二计算结果发送至所述选择电路，所述第二估值计算包括浮点基2指数估值计算，或浮点基2对数估值计算；

所述选择电路，用于将所述第一计算结果和所述第二计算结果进行选择输出，得到所述目标浮点数据的目标计算结果。

2.根据权利要求1所述的浮点运算装置，其特征在于，所述第一浮点数据包括第一32位浮点数据，和/或，第一64位浮点数据；所述第一32位浮点数据为32位的第一浮点数据，所述第一64位浮点数据为64位的第一浮点数据；

所述第一处理电路包括至少一个第一处理器，和/或，至少一个第二处理器；

所述第一计算结果包括所述至少一个第一处理器输出的至少一组第一计算子结果，至少一个第二处理器输出的至少一组第一计算子结果，所述至少一个第二处理器输出的至少一组第二计算子结果中的至少一种；

所述第一处理器，用于根据所述控制信号，对一组所述第一32位浮点数据进行所述第一估值计算，得到一组所述第一计算子结果，将所述第一计算子结果发送至所述选择电路；

所述第二处理器，用于根据所述控制信号，对一组所述第一32位浮点数据进行所述第一估值计算，得到一组所述第一计算子结果，将所述一组第一计算子结果发送至所述选择电路；或者，根据所述控制信号，对一组所述第一64位浮点数据进行所述第一估值计算，得到一组所述第二计算子结果，将所述一组第二计算子结果发送至所述选择电路。

3.根据权利要求2所述的浮点运算装置，其特征在于，所述第二浮点数据包括第二32位浮点数据，所述第二32位浮点数据为32位的第二浮点数据；

所述第二处理电路包括至少一个第三处理器；

所述第二计算结果包括所述至少一个第三处理器输出的至少一组第三计算子结果；

所述第三处理器，用于根据所述控制信号，对一组所述第二32位浮点数据进行所述第二估值计算，得到一组所述第三计算子结果，将所述一组第三计算子结果发送至所述选择电路。

4.根据权利要求3所述的浮点运算装置，其特征在于，所述第一处理电路包括至少两个所述第一处理器，以及至少两个所述第二处理器；

所述第一计算结果包括所述至少两个第一处理器中每个第一处理器输出的所述第一计算子结果，以及，所述至少两个第二处理器中每个第二处理器输出的所述第一计算子结果；

所述译码电路，还用于根据所述控制信号，将所述目标浮点数据解包为至少四组所述第一32位浮点数据，将所述至少四组所述第一32位浮点数据中的每一组32位浮点数据分别发送至所述至少两个第一处理器和至少两个第二处理器。

5.根据权利要求3所述的浮点运算装置，其特征在于，所述第一处理电路包括至少四个所述第二处理器；

所述第一计算结果包括所述至少四个第二处理器中每个第二处理器输出的所述第一计算子结果；

所述译码电路，还用于根据所述控制信号，将所述目标浮点数据解包为至少四组所述第一32位浮点数据，将所述至少四组第一32位浮点数据中的每组32位浮点数据发送至所述四个第二处理器中任一第二处理器。