[发明专利]一种碳化硅结势垒肖特基二极管及其制备方法

说明书

本发明公开了一种碳化硅结势垒肖特基二极管及其制备方法，所述碳化硅结势垒肖特基二极管包括：从下到上依次分布的阴极电极、碳化硅衬底、第一漂移层和第二漂移层，以及第一场限环、第二场限环、钝化层和阳极电极；所述第一场限环深度小于所述第一漂移层，间隔分布在所述第一漂移层中，与所述第一漂移层上表面平齐；所述第二场限环宽度小于所述第一场限环，深度与所述第二漂移层相同，间隔分布在所述第二漂移层中；所述第一场限环与所述第二场限环数量相同，对应呈倒T形或L形分布；所述阳极电极位于主结上方，所述钝化层位于所述阳极电极两侧。本发明的肖特基二极管击穿电压提高，且制备的工艺难度减小。

技术领域

本发明属于半导体器件技术领域，更具体地，涉及一种碳化硅结势垒肖特基二极管及其制备方法。

背景技术

由于碳化硅相较于硅具有较宽的禁带宽度、较高的热导率、较高的电子饱和速率和较高的临界击穿电场，其制成的器件可以经受高温、高压等恶劣条件，弥补了传统硅材料的不足，在功率器件中具有广泛的应用前景。

碳化硅肖特基二极管作为最早商业化的二极管，不受电荷存储效应的影响，具有快速的开关速度和较低的导通电阻，但是在高压情况下受到势垒降低效应的影响明显，限制了其在高压领域的应用；与肖特基二极管相比，PiN二极管具有相当高的击穿电压，但是在高频领域中，PiN二极管的反向恢复时间较长，恢复电荷多，会产生较高的恢复能耗，使其局限在低频领域中；而结势垒肖特基二极管在结构上由肖特基二极管和PiN二极管并联组成，既具有肖特基二极管的快速开关速度与低导通电阻，又具有PiN二极管的高耐压特性，因此，结势垒肖特基二极管具有极高的应用价值。

碳化硅结势垒肖特基二极管在反向工作时，主结的边缘会承受较大的电场强度，造成器件发生提前击穿，因此，为了降低主结边缘的电场强度，提高器件的击穿电压，通常在器件边缘制作终端结构来优化器件中的电场分布；常用的终端包括场板、结终端扩展和场限环。其中场板对主结的保护作用有限，结终端扩展对离子注入精度的要求较高，因此，场限环终端在碳化硅功率器件中应用广泛。

由于杂质在碳化硅中的扩散系数非常低，碳化硅结势垒肖特基二极管的主结与场限环都是通过离子注入形成，受到离子注入工艺的限制，场限环的深度小于1μm，而在碳化硅器件中，电场的峰值位置通常在场限环的下边界处，较浅的场限环深度使得峰值电场的位置靠近漂移层与钝化层之间界面，对界面的保护作用较弱，场限环终端效率低，使器件发生提前击穿。

发明内容

针对现有技术的缺陷，本发明的目的在于提供一种碳化硅结势垒肖特基二极管及其制备方法，旨在解决现有碳化硅结势垒肖特基二极管由于场限环深度较浅，使得峰值电场的位置靠近漂移层与钝化层之间界面，对界面的保护作用较弱，导致器件提前击穿的问题。

为实现上述目的，本发明一方面提供了一种碳化硅结势垒肖特基二极管，包括：碳化硅衬底、第一漂移层、第二漂移层、第一场限环、第二场限环、阴极电极、钝化层和阳极电极；

所述阴极电极、碳化硅衬底、第一漂移层和第二漂移层从下到上依次分布；

所述第一场限环深度小于所述第一漂移层，间隔分布在所述第一漂移层中，且与所述第一漂移层上表面平齐；

所述第二场限环宽度小于所述第一场限环，深度与所述第二漂移层相同，间隔分布在所述第二漂移层中；

所述第一场限环与所述第二场限环数量相同，对应呈倒T形或L形分布；

所述阳极电极位于主结上方，所述钝化层位于所述阳极电极两侧。

进一步地，所述碳化硅衬底为N型重掺杂。

进一步地，所述第一漂移层与第二漂移层掺杂浓度相同，均为N型轻掺杂。

进一步地，所述第一漂移层与第二漂移层掺杂浓度小于所述碳化硅衬底，具体掺杂浓度取决于设计的击穿电压大小。