[发明专利]一种基于FPGA实现Bayer阵列彩色恢复方法

说明书

本发明设计了一种基于FPGA实现的Bayer阵列彩色恢复方法，属于CMOS图像采集与图像预处理硬件实现领域。本文以FPGA为平台，OV7670作为Sensor采集图像信息，构建图像采集的硬件系统。该系统主要包括：PLL锁相环，SCCB初始化，视频编解码模块，Bayer阵列的彩色恢复算法模块，图片缓存模块以及VGA的显示。该发明完成基于Bayer阵列的彩色恢复算法硬件加速实现，在Demosaic算法的基础上，主要在于对边缘信息的处理，同时考虑G分量的水平与竖直梯度，以及R/B的对角线梯度，进一步保留图像的边缘信息，使得处理后的图像细节更加清晰完整。

技术领域

本发明属于图像采集与图像预处理技术领域，具体涉及CMOS摄像头采集系统和Bayer阵列的彩色恢复优化方法。

背景技术

随着信息时代的进步以及人工智能的高速发展，机器视觉的研究在航空、医疗、导航等领域取得了显著的成果。对采集图像的处理以及相关信息提取在各方面都有着普遍的应用。超大规模集成电路以及大规模可编程逻辑器件的高速发展和广泛应用，使得图像处理进一步发展。利用FPGA作为开发的硬件平台，可有效提高图像处理的速度，达到实时性，高效性的要求。

目前CMOS(互补金属氧化物半导体)摄像头可支持的输出图像的色彩格式包括RGB、YCbCr、YUV和RAW。而CMOS传感器捕捉的图像在经滤波后，得到未经加工的图像，称为RAW格式。RAW格式的图像并未经过处理，所以不会造成信息丢失。Bayer(即RAW格式)阵列模拟人眼对色彩的敏感程度，采用1红2绿1蓝的排列方式将灰度信息转换成彩色信息。在通过配置直接输出RGB格式图像时，不可避免的在内部DSP处理中，插值算法或者其他处理会降低图像的质量。例如CMOS摄像头的采集模块OV7670就是通过2行插值实现的Bayer阵列彩色恢复，由于在细节上处理不够，输出图像明显欠佳。

图像预处理中的均值滤波是典型的线性滤波算法，以目标像素为中心的周围8个像素构成一个滤波模板，用模板中的全体像素的平均值来代替原来的中间像素值。对于C处理器而言，可以很方便的通过数组获得3*3的阵列，但对于Verilog HDL(一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言)来说，则需要更多的细节处理来实现。常见的3*3阵列获取包括同步FIFO的缓存、RAM的存储以及Shift_RAM的移位存储。由于在同步FIFO中会采用两个存储器，而且需要通过串并转换思想来完成数据的传输，这样会额外增加时钟的处理，对数据的输出无法很好的控制，故不建议使用同步FIFO。RAM的存储中无法很好的控制3*3阵列的输出，需要更多的信号来控制，也不利于3*3像素阵列的生成。而目前最方便的实现就是利用Altera中的Shift_RAM宏定义模块，通过定义数据宽度、移位的行数以及每行的深度来实现3*3阵列。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于FPGA实现Bayer阵列彩色恢复方法。

本发明的基于FPGA实现Bayer阵列彩色恢复方法，包括下列步骤：

基于FPGA设置Bayer阵列彩色恢复的处理模块，包括摄像头视频采集模块、Bayer阵列转彩色图像模块、缓存控制模块、图像缓存模块和锁相环；

其中，摄像头视频采集模块用于连接CMOS摄像头的采集模块，采集视频信号并写入图像缓存模块；

Bayer阵列转彩色图像模块从图形缓冲模块读取图像信号，构建3*3像素阵列，通过像素缓存实现图像的边缘镜像得到完整的3*3的像素阵列，并将其转换为RGB色彩格式，在转换时，将RGB色彩格式中的G分量的水平、竖直梯度，以及R分量、B分量的对脚线梯度；

缓存控制模块用于控制两个写端口和两个读端口，且能够同时对图像缓冲模块进行读和写的操作；

锁相环用于生成各个模块的频率时钟。

本发明的有益效果为：