[发明专利]半导体器件及其制作方法

权利要求书

1.一种半导体器件，包括：

第一晶片，包括第一基底和位于所述第一基底表面的第一结合层、以及贯穿所述第一结合层的第一导电通道和第一伪通道，所述第一导电通道与所述第一基底的互连结构电连接；以及

第二晶片，包括第二基底和位于所述第二基底表面的第二结合层、以及贯穿所述第二结合层的第二导电通道和第二伪通道，所述第二导电通道与所述第二基底的互连结构电连接；

其中，所述第一结合层和所述第二结合层结合，

所述第一导电通道和所述第二导电通道结合以提供所述第一晶片和所述第二晶片之间的电连接和机械连接，所述第一伪通道和所述第二伪通道彼此接触以提高所述第一晶片和所述第二晶片之间的机械连接结合力。

2.根据权利要求1所述的半导体器件，其中，所述第一基底包括第一半导体衬底和位于所述第一半导体衬底上的第一功能层，所述第二基底包括第二半导体衬底和位于所述第二半导体衬底上的第二功能层。

3.根据权利要求1所述的半导体器件，其中，根据所述第一晶片和所述第二晶片的电路互连设置所述第一导电通道和所述第二导电通道的数量和位置，根据所述第一晶片和所述第二晶片之间键合面的金属密度分布设置所述第一伪通道和所述第二伪通道的数量和位置，使得所述键合面的金属密度分布均匀。

4.根据权利要求3所述的半导体器件，其中，所述第一导电通道、所述第二导电通道、所述第一伪通道和所述第二伪通道的横截面形状分别为选自以下形状的任意一种：矩形、方形、三角形、圆形、椭圆形和多边形。

5.根据权利要求3所述的半导体器件，其中，所述第一伪通道和所述第二伪通道各自包括第一组伪通道和第二组伪通道，所述第一组伪通道将所述键合面分成面积大致相等的多个区域，所述第二组伪通道分布于多个区域中，使得在所述多个区域的每个区域中，所述第二组伪通道与所述第一导电通道和所述第二导电通道中的相应导电通道共计的金属密度分布均匀。

6.根据权利要求4所述的半导体器件，其中，所述第一导电通道、所述第二导电通道、所述第二组伪通道在所述键合面暴露的截面形状分别为选自以下形状的任意一种：矩形、方形、三角形、圆形、椭圆形和多边形，所述第一组伪通道在所述键合面暴露的截面形状分别为选自以下形状的任意一种：线形和方框形。

7.根据权利要求1所述的半导体器件，其中，所述第一导电通道、所述第二导电通道、所述第一伪通道和所述第二伪通道分别由选自铜、铝、银、铂的金属或合金组成。

8.根据权利要求1所述的半导体器件，其中，所述第一晶片和所述第二晶片包括：3D存储器件芯片和驱动电路芯片。

9.根据权利要求2或8所述的半导体器件，其中，所述第一晶片和所述第二晶片中的至少一个为3D存储器件芯片，所述第一功能层和所述第二功能层中的相应功能层包括：栅叠层结构、沟道柱、层间绝缘层和第一导电通道，所述栅叠层结构包括多个栅极导体层和相邻栅极导体层之间的隔离层，所述沟道柱贯穿所述栅叠层结构。

10.根据权利要求8所述的半导体器件，其中，所述第一晶片和所述第二晶片中的至少一个为驱动电路芯片，所述第一功能层和所述第二功能层中的相应功能层包括：栅叠层结构、层间绝缘层和第一导电通道，所述栅叠层结构包括栅极导体层。