[发明专利]一种数据传输系统、方法及计算机设备

说明书

本申请公开的数据传输系统、方法及计算机设备，提供了一种与现有技术的“普通网卡‑CPU‑FPGA”相区别的“第一网卡‑控制器(具有操作系统且具备数据读写功能)‑可编程逻辑器件”数据传输架构，基于该架构中“控制器与第一网卡及各个可编程逻辑器件直连”的架构特点，可使得控制器对第一网卡及各个可编程逻辑器件的数据读写无需任何的数据中转，相应地不会产生因数据中转而带来的数据缓存，且由于本申请的该架构避免了对系统CPU的使用，相应地也不再受pcie协议规范中“传输数据时需经过内存”的约束，从而，本申请可基于控制器的数据读写功能实现第一网卡与可编程逻辑器件间的数据直传，有效降低了两者间的数据传输延迟。

技术领域

本申请属于计算机技术领域，尤其涉及一种数据传输系统、方法及计算机设备。

背景技术

FPGA(Field－Programmable Gate Array，现场可编程门阵列)具有灵活的可编程性、高带宽I/O(Input/Output，输入/输出)吞吐及低数据延迟等优点，在当前的人工智能、运算加速中有着广泛的应用，如广泛应用于数据中心AI(人工智能)推理、金融行业及电信行业的数据库加速等。

其中，将FPGA进行池化以更好的保证FPGA计算资源共享、有效提高FPGA资源利用率，同时不牺牲FPGA的低延迟优点是当前数据中心的一个重要研究方向。请参考图1，在当前的“普通Server+FPGA+普通网卡”结构的数据中心服务器中，通常基于“普通网卡-CPU-FPGA”的数据传输架构、利用系统的CPU(Central Processing Unit，中央处理器)实现网卡与FPGA节点间的数据传输，其中，当运算任务从网卡向FPGA节点传输时，基于pcie(peripheral component interconnect express，高速串行计算机扩展总线标准)协议规范的约束，需由系统CPU首先将任务数据从网卡缓存器拷贝至系统内存，之后进一步将任务数据从系统内存拷贝至FPGA，从而，网卡与FPGA节点间的数据传输过程需要经过两次内存拷贝(从FPGA至网卡的数据传输过程与上述的过程相逆，同样需经过两次内存拷贝)，严重增加了数据传输的时间延迟，牺牲了FPGA的低延迟优点。

发明内容

有鉴于此，本申请的目的在于提供一种数据传输系统、方法及计算机设备，以降低网卡与可编程逻辑器件间的数据传输延迟。

为此，本发明公开如下技术方案：

一种数据传输系统，包括：

第一网卡，用于执行与网络之间的数据传输；

至少一个可编程逻辑器件，所述可编程逻辑器件至少用于执行与所述第一网卡之间的数据传输；

具有操作系统且具备数据读写功能的控制器，与所述第一网卡及所述至少一个可编程逻辑器件相连接，用于从所述第一网卡读取数据并将所读取的数据直接写入相应的可编程逻辑器件，和/或用于接收相应可编程逻辑器件的数据并将所接收的数据直接写入所述第一网卡。

上述系统，优选地，其中：

所述第一网卡包括缓存器；

所述第一网卡集成在所述控制器中；

所述控制器包括交换器及具备片上系统的主控芯片，所述操作系统为所述片上系统；

所述主控芯片用于从所述第一网卡的缓存器中读取数据并将所读取的数据通过所述交换器直接写入相应的可编程逻辑器件，和/或用于通过所述交换器接收相应可编程逻辑器件的数据并将所接收的数据直接写入所述第一网卡的缓存器。

上述系统，优选地，还包括：

所述控制器的外围组件，用于为所述控制器的启动及运行提供支持；

所述外围组件包括闪存及至少一个静态随机存取存储器。