[发明专利]一种有效增大开态电流的隧穿场效应晶体管

说明书

本发明公开了一种有效增大开态电流的隧穿场效应晶体管，属于半导体器件领域，用以增大隧穿场效应晶体管的开态电流。本发明通过将隧穿场效应晶体管的上下栅介质层向源区延伸并部分覆盖到源区，源区一侧的栅介质层表面覆盖金属栅，源区另一侧栅介质表面覆盖偏置电极，偏置电极与该侧金属栅用隔离墙隔离，形成上下非对称的结构，通过对偏置电极外加偏压，或利用偏置电极与金属栅之间金属功函数差值，增强栅电极所覆盖部分的源区上下两侧的垂直于沟道方向的电场，增大了载流子线隧穿的强度，总的载流子隧穿区域与隧穿几率增大，从而有效增大器件的开态电流。

技术领域

本发明属于半导体器件领域，涉及一种隧穿场效应晶体管，具体涉及一种能够有效增大开态电流的隧穿场效应晶体管。

背景技术

隧穿场效应晶体管(TFET)基于带-带隧穿工作原理，其亚阈值摆幅可以突破MOSFET的亚阈值摆幅理论极限2.3kT/q，该极限值在室温下为60mV/dec。以N型TFET为例，源区为P型重掺杂，沟道区为N型轻掺杂，漏区为N型重掺杂，源极接低电位，漏极接高电位。栅电极上加正电压时，沟道区能带下降，当沟道区导带下降到源区价带以下，隧穿窗口打开，电子可以从源区价带隧穿到沟道区导带；随着栅压继续增大，沟道区导带进一步下降，势垒变薄，载流子隧穿距离减小，隧穿几率增大，隧穿电流增大。

传统的双栅TFET通常为横向结构，源区、沟道区和漏区依次置于同一层，在沟道区上下两侧分别覆盖与沟道长度相同的栅介质层，上下栅介质层表面分别覆盖栅电极。栅介质层和栅电极均上下对称分布，隧穿的主要类型为点隧穿，使得传统双栅TFET载流子隧穿面积比较小，开态电流也比较小。为了提高开态电流，可将上下两侧的栅电极和栅介质层向源区延伸，使它们对称地覆盖部分源区，实现线隧穿。由于上下栅电极对称分布的结构，垂直方向上的电场受到限制，当沟道厚度较小时，不能发生线隧穿，从而限制了隧穿电流。

发明内容

针对上述问题，本发明提出了一种能够有效增大开态电流的隧穿场效应晶体管，通过将隧穿场效应晶体管的栅介质层向源区延伸，使栅介质层部分覆盖源区，源区一侧栅介质层的表面覆盖金属栅，源区另一侧栅介质表面覆盖偏置电极，偏置电极与该侧栅电极用隔离墙隔离，通过对偏置电极外加偏压，或者利用偏置电极与金属栅之间金属功函数差值来增强栅电极所覆盖部分的源区上下两侧的垂直于沟道方向电场，增大载流子的线隧穿强度，总的载流子隧穿区域与隧穿几率增大，从而增大器件的开态电流。

本发明的技术方案为一种有效增大开态电流的隧穿场效应晶体管，晶体管包括源区(110)、沟道区(111)、漏区(112)、顶部栅介质层(113)、底部栅介质层(114)、顶部金属栅(115)、底部金属栅(116)、源电极(117)、漏电极(118)、偏置电极(119)和隔离墙(120)。所述源电极(117)、源区(110)、沟道区(111)、漏区(112)、漏电极(118)依次位于同一层，该层上表面放置顶部栅介质层(113)，下表面放置底部栅介质层(114)；所述顶部栅介质层(113)和底部栅介质层(114)覆盖部分源区(110)和全部沟道区(111)，不与漏区(112)接触；所述顶部栅介质层(113)上表面覆盖相等长度的顶部金属栅(115)；所述底部栅介质层(114)下表面依次放置偏置电极(119)、隔离墙(120)、底部金属栅(116)，偏置电极(119)和隔离墙(120)的总长度等于顶部金属栅(115)覆盖于源区(110)上的长度。

进一步的，所述源区(110)、沟道区(111)和漏区(112)的厚度为3nm到10nm，源区材料可为硅、锗、锗硅中的至少一种；漏区材料为硅、砷化镓中的一种。

进一步的，所述顶部栅介质层(113)和底部栅介质层(114)的厚度为1nm到5nm，可为二氧化硅以及其它高介电常数栅介质中的至少一种，隔离墙(120)的长度为5nm到10nm。