[发明专利]二维排列双面错嵌式三维探测器及其制备方法、阵列

说明书

本发明公开了一种二维排列双面错嵌式三维探测器及其制备方法、阵列，包括上沟槽电极和下沟槽电极，上沟槽电极和下沟槽电极分别刻蚀在中间半导体基体表面；上沟槽电极内嵌有上中央电极，上中央电极和上沟槽电极间填充有上半导体基体；下沟槽电极内嵌有下中央电极，下沟槽电极和下中央电极间填充有下半导体基体；上沟槽电极和下沟槽电极的外宽均为2R_X，下沟槽电极位于上沟槽电极下方，两者垂直相距d3，且两者水平方向四分之一部位重叠，上中央电极和下中央电极规格相同。通过吸杂氧化在芯片表面生成二氧化硅层，然后经标记与光刻将探测器图形转移到二氧化硅层上，再进行阴极电极和阳极电极的刻蚀和化学沉积扩散，最后进行损伤修复及封装。

技术领域

本发明属于光子(包括X光、激光、X射线自由电子激光)或粒子探测技术领域，涉及一种二维排列双面错嵌式三维探测器及其制备方法、阵列。

背景技术

三维沟槽电极硅探测器是通过在芯片上单面刻蚀出一定深度的沟槽电极与中央电极，若沟槽电极在芯片上贯穿刻蚀形成一个回路，则探测器会掉落于芯片之外。因此采用在芯片上单面刻蚀出一定深度(小于芯片深度)的沟槽电极与中央电极，未被沟槽电极包围的底部为死区，底部死区深度与单面刻蚀的沟槽电极的刻蚀深度之和为芯片总深度。因此，底部死区比例决定于单面刻蚀的沟槽电极的刻蚀深度。在三维沟槽电极硅探测器的单面刻蚀的沟槽电极与中央电极制作时，若想将死区比例降至最小，则需要最新的深刻蚀技术(最高深宽比指标)，在单面刻蚀时将沟槽电极与中央电极的深度做到最大。这对三维沟槽电极硅探测器制造中的深刻蚀技术要求很高。

探测器主要用于高能物理、天体物理、航空航天、军事、医学技术等领域。三维沟槽电极探测器，位置分辨率等于电极间距的长度，若想得到高位置分辨率，必须将电极间距做到很小，使得电子学读出路数多，造成电子学复杂，成本高；且将电极间距做到很小，可能会导致击穿，在本身耗尽电压就高的情况下，更容易被击穿。另外，三维沟槽电极硅探测器的中央收集极与外层沟槽均是由刻蚀、填充形成，刻蚀出的沟槽的宽度与沟槽的深度有关，即深刻蚀技术的宽深比，目前深刻蚀的宽深比能做到1:30，说明在300微米厚度的芯片中刻蚀一条贯穿芯片的沟槽，沟槽宽度最小为10微米，而沟槽沟槽本身不能收集电荷，因此其本身不能算作灵敏区，而成为死区，这其实在整个探测器中算是不小的比例，导致死区面积增大、灵敏区面积减少。

发明内容

本发明的目的在于提供一种二维排列双面错嵌式三维探测器及其制备方法、阵列，解决了现有三维沟槽电极探测器灵敏度低、电子学读出路数多造成电子学复杂、容易被击穿和位置分辨率低的问题。

本发明的另一目的在于提供一种二维排列双面错嵌式三维探测器的制备方法。

本发明的另一目的在于提供一种二维排列双面错嵌式三维探测器阵列。

本发明所采用的技术方案是，二维排列双面错嵌式三维探测器，包括上沟槽电极、下沟槽电极和中间半导体基体，上沟槽电极刻蚀在中间半导体基体上表面，下沟槽电极刻蚀在中间半导体基体下表面；上沟槽电极为长方体结构，其外长为2R_X、外宽为2R_Y，下沟槽电极与上沟槽电极规格相同，下沟槽电极位于上沟槽电极下方，下沟槽电极上表面与上沟槽电极下表面垂直相距d3，且两者在水平方向有四分之一部位重叠；上沟槽电极内嵌有上中央电极，上中央电极和上沟槽电极之间填充有上半导体基体；下沟槽电极内嵌有下中央电极，下沟槽电极和下中央电极之间填充有下半导体基体。

进一步的，所述上中央电极和下中央电极规格相同；所述上沟槽电极和下沟槽电极的垂直距离d3满足d3＝r1或d3＝r2，r1为上沟槽电极与上中央电极的电极间距，r2为下沟槽电极与下中央电极的电极间距。

进一步的，所述上中央电极位于上沟槽电极中心，所述下中央电极位于下沟槽电极中心；所述R_X＝R_Y。