[发明专利]一种抵抗处理器投机访问漏洞的cache防护方法及装置

说明书

本发明实施例提供一种抵抗处理器投机访问漏洞的cache防护方法及装置，通过将当前所有未被提交的load指令对应的缓存行地址预先存储在预设黑名单中，因而当处理器当前执行的某条load指令命中cache时，可在预设黑名单中查询是否存在该load指令对应的缓存行地址，进而根据查询结果确定该load指令是否为安全的指令，并在确定该load指令为不安全的指令之后，及时发出中断请求信号，以使得中断处理程序对该指令进行处理，进而避免该load指令通过cache获取私密内存数据。该方法及装置能够有效避免不安全的load指令通过cache获取私密内存数据，能够抵抗现有技术中的处理器投机访问漏洞，有利于确保私密内存数据的安全性。

技术领域

本发明实施例涉及计算机技术领域，更具体地，涉及一种抵抗处理器投机访问漏洞的cache防护方法及装置。

背景技术

现代处理器追求高性能，其中投机执行是提高处理器性能的重要手段。投机执行是通过分支指令预测器预测分支指令的跳转情况，进而投机地执行分支指令以后的指令，以提高处理器的性能。然而，正是由于处理器具有这一特性，给处理器的安全带来了巨大的风险。

相关研究表明，虽然投机执行的指令在未被确认为安全的指令之前将不会被提交至通用寄存器中，但相关攻击方法仍然可以通过投机执行的load指令获取私密内存数据。其中以spectre及其变种的攻击方式对处理器安全威胁严重，在简化的攻击模型中，Spectre攻击首先将清空一段cache空间，然后通过投机执行的第一条load指令访问私密内存数据，再在投机执行的第二条load指令中将第一条load指令访问的私密内存数据作为地址引用访问对应的内存数据。在这一攻击过程中，由于第二条load指令加载以私密内存数据作为地址引用的内存数据，此动作会导致cache发生替换，将私密内存数据作为地址引用的内存数据以缓存行为单位缓存至cache中。在这种情况下，攻击者可通过测试各个地址的访问时间以确定所攻击的私密内存数据，进而导致私密内存数据的泄露。

在上述攻击过程中，由于投机执行的且未被确认为安全的load指令导致cache发生替换，使得攻击者可以利用其所替换的缓存行数据测试获得私密内存数据，致使私密内存数据发生泄露。即，现有处理器对指令进行处理的过程中存在处理器投机访问漏洞，容易导致私密内存数据发生泄露。

有鉴于此，亟需提供一种抵抗处理器投机访问漏洞的cache防护方法及装置，以抵抗处理器投机访问漏洞，进而确保私密内存数据的安全性。

发明内容

本发明实施例为了克服现有处理器对指令进行处理的过程中存在处理器投机访问漏洞，容易导致私密内存数据发生泄露的问题，提供一种抵抗处理器投机访问漏洞的cache防护方法及装置。

第一方面，本发明实施例提供一种抵抗处理器投机访问漏洞的cache防护方法，包括：

对于处理器当前执行的任意一条指令，若所述指令的类型为load指令，且所述指令所访问的内存地址命中cache时，则获取所述指令对应的缓存行地址，作为目标缓存行地址；

在预设黑名单中查询是否存在所述目标缓存行地址，若所述预设黑名单中存在所述目标缓存行地址，则发出中断请求信号，以使得中断处理程序对所述指令进行处理；

其中，所述预设黑名单中预先存储了当前所有未被提交的load指令对应的缓存行地址。

第二方面，本发明实施例提供一种抵抗处理器投机访问漏洞的cache防护装置，包括：

预处理模块，用于对于处理器当前执行的任意一条指令，若所述指令的类型为load指令，且所述指令所访问的内存地址命中cache时，则获取所述指令对应的缓存行地址，作为目标缓存行地址；

防护模块，用于在预设黑名单中查询是否存在所述目标缓存行地址，若所述预设黑名单中存在所述目标缓存行地址，则发出中断请求信号，以使得中断处理程序对所述指令进行处理；