[发明专利]一种适用于NVMe命名空间配置的双接口架构

说明书

本发明公开了一种适用于NVMe命名空间配置的双接口架构，包括一NVMe固态硬盘，其内部被划分为多个命名空间，每个命名空间均设置有双接口模块，一个接口模块为命名空间配置接口模组，查询读取命名空间特征值，另一接口为区域写入加解密接口模组，查询读取区域加解密特征值，所述命名空间配置接口模组与区域写入加解密接口模组共用整合记忆空间。本发明提供一种适用于NVMe命名空间配置的双接口架构，配置双接口同步实现命名空间特征值和区域加解密特征值的查询读取，减少延迟时间。

技术领域

本发明涉及存储技术领域，尤其涉及一种适用于NVMe命名空间配置的双接口架构。

背景技术

非易失性内存主机控制器接口规范（NVMe）是一个逻辑设备接口规范，此规范于充分利用快捷外设互联标准信道的低延时以及多线平行高速传输，还有现行通用处理器应用的操作并行性，摆脱过往控制器接口的速度限制，大幅度提升固态硬盘的读写传输速度。

将闪存用户空间进行划分，可以分成数个独立的逻辑空间，每个逻辑空间就可以被定义为命名空间，由非易失性内存主机控制器接口规范中可以定义多数个命名空间，每个命名空间拥有独立的指令读写操作，藉由每个独立的命名空间，可以平行处理多核心处理器操作指令，进而减少指令之间的延迟时间。在存储容量要求日渐提高的情况下，加上不同的管理需求,对于命名空间的数量需求越来越高。而根据NVMe标准下，每笔指令都需要藉由命名空间定义来查询各空间特征值，并确认其命名空间是否有效空间。此外命名空间定义也用来支持保护加解密行为，用来读取对应逻辑区间加解密特征值，其加解密特征值与空间特征值并非同值。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种适用于NVMe命名空间配置的双接口架构，配置双接口同步实现命名空间特征值和区域加解密特征值的查询读取，减少延迟时间。

为实现上述目的，本发明提出如下技术方案：一种适用于NVMe命名空间配置的双接口架构，包括一NVMe固态硬盘，其内部被划分为多个命名空间，每个命名空间均设置有双接口模块，一个接口模块为命名空间配置接口模组，查询读取命名空间特征值，另一接口为区域写入加解密接口模组，查询读取区域加解密特征值，所述命名空间配置接口模组与区域写入加解密接口模组共用整合记忆空间。

优选的，所述区域写入加解密接口模组包括整合输出模组以及多个比较器，比较器的输入端连接整合记忆空间，同时接收写入资料和记忆体索引资料，并输出比较结果和写入资料给整合输出模组。

优选的，所述整合记忆空间对命名空间特征值、区域加解密特征值及逻辑区块位址进行整合。

优选的，所述命名空间配置接口模组和区域写入加解密接口模组的输出端均连接有快取记忆体，存储有上一笔资料，以快速读取相应特征值而无需执行查询步骤。

与现有技术相比， 本发明所揭示的一种适用于NVMe命名空间配置的双接口架构，具有如下有益效果：采用双接口架构可以同时查询读取命名空间特征值和加解密特征值，有效降低指令操作之间转换的延迟时间；

外对空间特征值与区域加解密特征值的记忆空间进行整合,减少双接口所使用记忆体空间；

在输出端提供快取记忆体.存储上一笔的资料,只要指令不变,便能快速从快取记忆体读取所需之特征值而不需要再执行查询步骤.根据这样的硬体加速架构,大量地缩减旧有微处理器检查流程带来的延迟时间。

附图说明

图1是本发明第一实施例中架构的框架示意图；

图2是本发明第一实施例中区域写入加解密接口模组框架图；

图3是本发明中整合记忆空间的整合示意图；

图4是本发明第二实施例中架构的框架示意图。

具体实施方式