[发明专利]一种支持部分写的ECC内存及数据部分写入的方法

说明书

本发明公开了一种支持部分写的ECC内存，包括指令处理模块，指令缓存模块，存储模块，控制信号模块，编码模块及译码模块，其中指令处理模块接收并分析新指令，同时内部设置指令标志位RMW_flag来标志是否可以接收新指令，同时通过指令缓存模块进行待执行指令的缓存。本发明提供一种支持部分写的ECC内存，引入了读标志位RMW_flag来为部分写指令获取额外操作存储器的时钟周期，解决由部分写带来的地址冲突问题。

技术领域

本发明涉及存储技术，尤其涉及一种支持部分写的ECC内存及数据部分写入的方法。

背景技术

由于易失性内存很广泛地应用于主控芯片中，为了确保主控芯片是长期可靠且运作稳定，适当地纠错机制是必需的。

由于不同资料属性，内存的写入有可能是部分写（partial write），又考虑系统运作的稳定性加上了纠错机制，部分写的操作必须分为3个步骤 “读——修改——写”，部分写的操作相比常规的写和读操作来说，多出一次对存储器的访问， 而这个多出来的一次访问会给之后的读或写操作造成地址冲突，从而给使用者造成困扰。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种支持部分写的ECC内存，引入了读标志位RMW_flag来为部分写指令获取额外操作存储器的时钟周期，解决由部分写带来的地址冲突问题。

为实现上述目的，本发明提出如下技术方案：一种支持部分写的ECC内存，包括：

一指令处理模块，与外部电路进行通信，接收外部电路发送过来的新指令，并分析判断新指令是否为部分写指令，所述指令处理模块内设有指令标志位RMW_flag，所述指令标志位具有0和1两种状态，0表示可以接收新的指令，1表示不可以接受新的指令：

一指令缓存模块，与指令处理模块连接，在指令标志位为1时缓存待执行的指令；

一存储模块；

一控制信号模块，分别与指令处理模块及存储模块连接，根据指令处理模块发送的控制信号，控制存储模块进行存储或读取操作，同时反馈完成信号给指令处理模块；

一编码模块，分别与指令处理模块及存储模块连接，对指令处理模块输入的逻辑字编码，生成对应的奇偶校验位与逻辑字组成物理字送入存储模块；

一译码模块，分别与指令处理模块及存储模块连接，从存储模块中读取物理字进行解码纠错生成纠错码，将解码后的逻辑字和纠错码传送给指令处理模块。

优选的，所述部分写指令包括读、修改和写三个操作。

优选的所述纠错码为扩展汉明码。

一种ECC内存中数据部分写入的方法，包括如下步骤：

a、指令处理模块收到外部新指令，读取指令标志位RMW_flag的值，若为1就将新指令送入指令缓存模块内，等待下一次接收，若为0则接收新指令，并执行步骤b；

b、指令处理模块读取新指令中数据位的使能信号，若该使能信号全部有效，表示该指令不是部分写指令，则执行步骤c，若该使能信号部分有效，表示该指令为部分写指令，执行步骤f；

c指令处理模块将指令中的控制信号发送给控制信号模块送入存储模块，而将指令中的逻辑字送至编码模块进行编码；

d、编码模块将逻辑字进行编码，并送入存储模块进行存储；

e、控制信号模块反馈操作完成信号给指令处理模块，完成新指令写入，返回步骤a；

f、指令处理模块发送读命令，根据译码模块提供的数据字为基础，根据部分写命令修改数据字内容，再发送写命令，执行步骤g，同时将指令标志位设置为1，