[发明专利]具有多个集成电路单元的封装结构及其制作方法在审

申请号：	201910261860.3	申请日：	2019-04-02
公开（公告）号：	CN111668169A	公开（公告）日：	2020-09-15
发明（设计）人：	陈明志;徐宏欣;蓝源富;张文馨;许献文	申请（专利权）人：	力成科技股份有限公司
主分类号：	H01L23/31	分类号：	H01L23/31;H01L21/78;H01L21/60;H01L23/488;H01L23/482
代理公司：	北京三友知识产权代理有限公司 11127	代理人：	王涛;任默闻
地址：	中国台***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	具有集成电路单元封装结构及其制作方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明提供一种具有多个集成电路单元的封装结构及其制作方法，其中封装结构包括电路衬底、晶粒(die)以及封胶体。晶粒设置于电路衬底上，且晶粒包括至少两个集成电路单元以及虚置部分，其中虚置部分将集成电路单元分隔开，虚置部分不将集成电路单元彼此电性连接，且集成电路单元通过电路衬底彼此电性连接。封胶体覆盖于晶粒与电路衬底上，能够缩减封装结构的体积。

技术领域

本发明关于一种封装结构及其制作方法，尤指一种具有多个集成电路单元的封装结构及其制作方法。

背景技术

随着电子产品的微小化与多功能化，多晶粒封装结构在许多电子产品越来越常见，其是将两个或两个以上的晶粒封装在单一封装结构中，以缩减整体体积。以覆晶封装而言，常见的多晶粒封装结构是将两个以上的晶粒彼此并排地设置于同一基板上，但考量固晶机台的工艺误差以及后续封装胶填充晶粒之间空隙的能力，并排设置晶粒之间具有一设计极限，如此一来限制封装结构的面积而无法进一步缩小，且封装结构的面积还会随着晶片数量的增加而加大。有鉴于此，缩减封装结构的体积实为业界努力的目标。

发明内容

本发明的目的在于提供一种封装结构及其制作方法，以缩减封装结构的体积。

为达上述的目的，本发明提供一种封装结构，其包括一电路衬底、一第一晶粒以及一封胶体。第一晶粒设置于电路衬底上，且第一晶粒包括至少两个集成电路单元以及一虚置部分，其中虚置部分将集成电路单元分隔开，虚置部分不将集成电路单元彼此电性连接，且集成电路单元通过电路衬底彼此电性连接。封胶体覆盖于第一晶粒与电路衬底上。

为达上述的目的，本发明另提供一种封装结构的制作方法，包括提供一晶片晶圆，其中晶片晶圆包括多个集成电路单元；切割晶片晶圆，以形成多个第一晶粒，其中各第一晶粒包括集成电路单元中相邻的至少两个以及一虚置部分，虚置部分将集成电路单元分隔开，且虚置部分不将集成电路单元彼此电性连接；将第一晶粒中的一个设置于一电路衬底上，其中集成电路单元是通过电路衬底彼此电性连接；以及于第一晶粒与电路衬底上形成一封胶体。

于本发明所揭露的封装结构及制作方法中，通过具有至少两个集成电路单元的第一晶粒的设计，集成电路单元之间的间距可缩小，使得封装结构的体积可有效地缩减。并且，通过此设计，封装结构的制作成本以及制作程序均可有效地降低，进而节省成本。

附图说明

图1至图6绘示本发明第一实施例制作封装结构的方法示意图。

图7绘示本发明第二实施例的封装结构的剖视示意图。

图8绘示本发明第三实施例的封装结构的剖视示意图。

附图标号：

100、200、300 封装结构

102 晶片晶圆

104 集成电路单元

106 切割道

106a 第一切割道

106b 第二切割道