[发明专利]一种片上系统

说明书

本申请提供一种片上系统，该片上系统包括微控制单元和现场可编程门阵列；其中，微控制单元包括：微控制单元内核电路；第一输入输出端口，耦接微控制单元内核电路；其中，现场可编程门阵列包括：第二输入输出端口，耦接第一输入输出端口，用于耦接片外资源；USB接口单元，耦接微控制单元内核电路。本申请实现了MCU和FPGA形成的片上系统，提高软硬件互联的接口性能，并能够支持USB接口，实现功能的多元化。

技术领域

本申请的所公开实施例涉及电路技术领域，且更具体而言，涉及一种片上系统。

背景技术

随着信息技术的飞速发展，通用处理器在计算性能上越来越难以满足日益庞大、多样化的数据处理需求，同时传统FPGA(Field Programmable Gate Array，现场可编程门阵列)和CPU(Central Processing Unit，中央处理器)作为分立器件的功能和性能越来越难以满足日益庞大、多样化的数据处理需求。

发明内容

为解决上述问题，本申请提出一种片上系统，实现了MCU和FPGA形成的片上系统，提高软硬件互联的接口性能，并能够支持USB接口，实现功能的多元化。

本申请采用的一个技术方案是：提供一种片上系统，该片上系统包括微控制单元和现场可编程门阵列；其中，微控制单元包括：微控制单元内核电路；第一输入输出端口，耦接微控制单元内核电路；其中，现场可编程门阵列包括：第二输入输出端口，耦接第一输入输出端口，用于耦接片外资源；USB接口单元，耦接微控制单元内核电路。

其中，USB接口单元包括：APB总线扩展接口，耦接微控制单元内核电路；USB接口控制电路，耦接APB总线扩展接口；USB接口，耦接USB接口控制电路。

其中，USB接口控制电路包括：APB总线从设备管理子电路，耦接APB总线扩展接口；APB桥接子电路，耦接APB总线从设备管理子电路；编/解码子电路，耦接APB桥接子电路和USB接口。

其中，第一输入输出端口包括：UART接口，通过APB总线与微控制单元内核电路耦接，用于实现微控制单元内核电路与片外资源的交互；GPIO接口，通过AHB总线与微控制单元内核电路耦接，用于实现微控制单元内核电路与片外资源的交互。

其中，片上系统还包括第一选择器和第二选择器，现场可编程门阵列还包括第一反相器；第一输入输出端口包括输入端口、输出端口、复用端口和使能端口，输入端口与第二输入输出端口耦接，输出端口与第一选择器的第一输入端耦接，第一选择器的第二输入端接收复用选择信号、控制端与复用端口耦接，使能端口与第二选择器的第一输入端耦接，第二选择器的第二输入端接收复用选择信号、控制端与复用端口耦接，第一选择器和第二选择器的输出端分别与第一反相器的输入端与控制端耦接，第一反相器的输出端与第二输入输出端口耦接。

其中，现场可编程门阵列还包括：时钟与复位电路，与微控制单元内核电路耦接，用于给微控制单元内核电路提供时钟与复位信号；和/或存储器，与微控制单元内核电路耦接，用于存储系统程序。

其中，时钟与复位电路包括：选择器，用于接收两个时钟信号，并响应选择信号而输出两个时钟信号中的一个；锁存器，其第一输入端与选择器的输出端耦接，其输出端与微控制单元内核电路耦接，以将两个时钟信号中的一个提供给微控制单元内核电路。

其中，时钟与复位电路还包括：上电复位引脚，接收上电复位信号，且与微控制单元内核电路电耦接，用于给微控制单元内核电路提供上电复位信号；系统复位引脚，接收系统复位信号，且与微控制单元内核电路电耦接，用于给微控制单元内核电路提供系统复位信号；以及第二反相器，输入端与上电复位引脚电耦接、输出端与锁存器的第二输入端电耦接。

其中，存储器包括只读存储器和随机存取存储器；其中，只读存储器和随机存取存储器通过AHB总线与微控制单元内核电路耦接。