[发明专利]数据处理系统中的安全推测性指令执行

权利要求书

1.一种用于数据处理系统中的推测性执行的方法，其特征在于，所述方法包括：

接收待由所述数据处理系统的处理器执行的指令，其中所述指令用于访问存储器以根据所述指令读取或写入数据；

确定访问是推测性的；

确定所述数据不在所述数据处理系统的高速缓冲存储器中；

从主存储器检索所述数据；

将所述数据存储在推测性高速缓存中，其中所述推测性高速缓存用于仅存储推测性指令和与所述推测性指令相关的数据；和

执行所述推测性指令。

2.根据权利要求1所述的方法，其特征在于，访问存储器以读取或写入进一步包括访问所述存储器以读取数据，且进一步包括将所述数据传送到寄存器。

3.根据权利要求1所述的方法，其特征在于，访问存储器以读取或写入进一步包括访问所述存储器以写入数据，且进一步包括通过来自寄存器的新数据覆写所述推测性高速缓存中的所述数据。

4.根据权利要求1所述的方法，其特征在于，进一步包括收回所述推测性指令。

5.根据权利要求1所述的方法，其特征在于，进一步包括：

收回所述推测性指令；

确定所述推测性高速缓存存在改变；和

将数据从所述推测性高速缓存传送到所述高速缓冲存储器。

6.根据权利要求1所述的方法，其特征在于，访问存储器以读取或写入进一步包括访问所述存储器以读取数据，且其中确定所述数据不在高速缓冲存储器中进一步包括确定所述数据不在所述高速缓冲存储器或所述推测性高速缓存中。

7.根据权利要求1所述的方法，其特征在于，进一步包括防止在所述推测性执行期间对所述高速缓冲存储器的写入操作。

8.一种数据处理系统，其特征在于，包括：

处理器，其用于执行指令；

高速缓冲存储器，其耦合到所述处理器以用于存储所述指令和相关数据；

推测性高速缓存，其耦合到所述处理器以用于仅存储推测性指令和相关数据；和

控制电路，其耦合到所述处理器、所述高速缓冲存储器和所述推测性高速缓存，所述控制电路用于响应于从所述处理器接收到指示而使所述推测性指令存储在所述推测性高速缓存中。

9.根据权利要求8所述的数据处理系统，其特征在于，所述处理器进一步包括分支预测器，其中推测性执行响应于来自所述分支预测器的关于推测性指令的预测而被执行。

10.一种用于数据处理系统中的推测性执行的方法，其特征在于，所述方法包括：

接收待由所述处理器执行的指令，其中所述指令用于访问存储器以根据所述指令读取或写入数据；

确定访问是推测性的；

防止在所述推测性执行期间对所述高速缓冲存储器的写入操作；

确定所述数据不在所述数据处理系统的高速缓冲存储器中；

从主存储器检索所述数据；

将所述数据存储在推测性高速缓存中，其中所述推测性高速缓存用于仅存储推测性指令和与所述推测性指令相关的数据；和

执行所述推测性指令。