[发明专利]一种永磁磁浮道岔的智能控制器

说明书

本发明公开了一种永磁磁浮道岔的智能控制器，包括一个主控制器和若干子控制器，主控制器与子控制器之间通过UWB通信单元进行通信，且主控制器和子控制器均包括逻辑处理单元、强电单元、供电单元和UWB通信单元，所述强电单元、供电单元和UWB通信单元均连接于所述逻辑处理单元。本发明采用主控制器与子控制器相结合的方式以实现磁浮道岔的智能控制，且具有高度集成和体积小的特点。

技术领域

本发明涉及轨道控制技术，具体涉及一种永磁磁浮道岔的智能控制器。

背景技术

目前磁浮列车的道岔控制仍然主要采用集中控制，其中也可以在授权的情况下进行现地控制及人工控制。但是磁浮列车道岔控制系统的执行层仍然是采用继电设备和PLC控制器组成的，PLC控制器负责故障检测，驱动部分由继电设备完成，这就不可避免的出现设备故障率高且难以维修的问题，同时继电器设备占用空间较大，磁浮列车轨道设备较多，缺乏对设备统一的控制并且容易出现电磁干扰。

现有的智能道岔系统技术方案中，通常都是针对轮轨列车的技术方案，但是磁浮列车的道岔不同于轮轨列车的是，磁浮列车的道岔由电动机械驱动钢梁整体转辙，且有时需要多个道岔同时转辙从而构成磁浮列车的进路，因此对道岔控制系统的执行效率、安全性以及抗电磁干扰性要求更高。

因此，针对现有方案的不足，有必要对其进行研究以提供一种可行的方案，解决上述问题。

发明内容

针对现有技术的不足，本发明旨在提供一种永磁磁浮道岔的智能控制器，采用主控制器与子控制器相结合的方式以实现磁浮道岔的智能控制，且具有高度集成和体积小的特点。

为了实现上述目的，本发明采用如下技术方案：

一种永磁磁浮道岔的智能控制器，包括一个主控制器和若干子控制器；主控制器和子控制器均包括逻辑处理单元、强电单元、供电单元和UWB通信单元，所述强电单元、供电单元和UWB通信单元均连接于所述逻辑处理单元；所述主控制器和子控制器之间通过自身的UWB通信单元进行通信；

所述主控制器的逻辑处理单元采用FPGA+DSP结构，具体包括FPGA1模块、FPGA2模块、FPGA3模块、DSP1模块、DSP2模块，其中FPGA1模块、FPGA2模块、FPGA3模块分别通过三条控制总线单独接收计算机联锁系统的上层控制指令，且FPGA1模块、FPGA2模块、FPGA3模块两两之间进行通信，用于实时比对各自所接收的上层控制指令是否一致，一旦出现上层控制指令比对不一致的情况，则FPGA1模块、FPGA2模块、FPGA3模块进行三取二抉择并向计算机联锁系统发出警告；由FPGA2模块和FPGA3模块分别单独解析比对一致或三取二抉择得到的上层控制指令，并将上层控制指令和根据对上层控制指令的解析结果生成的对子控制器的控制命令通过主控制器的UWB通信单元发送给相应的子控制器；

FPGA1模块分别与DSP1模块和DSP2模块进行通信，DSP1模块、DSP2模块分别通过光耦与主控制器的强电单元相连，用于将主控制器的强电单元采集到的电流波动数据组包封装发送给FPGA1模块；所述FPGA2模块和FPGA3模块分别通过光耦与主控制器的强电单元相连，主控制器的强电单元所采集的道岔位置信息分别传输至FPGA2模块和FPGA3模块，FPGA2模块和FPGA3模块传输至FPGA1模块；FPGA1模块还通过主控制器的UWB通信单元实时接收子控制器的强电单元所采集到的电流波动数据和道岔位置信息；FPGA1模块对所接收的所有电流波动数据进行分析检测，实时比对工作的电机组的电流波动数据是否一致，并通过控制总线将分析检测结果和所接收的道岔位置信息一并上报计算机联锁系统；FPGA1模块将子控制器传输而来的道岔位置信息与FPGA2模块、FPGA3模块共享；

所述主控制器的强电单元用于采集主控制器负责控制的道岔的电机组的电流波动数据和道岔位置信息，并根据主控制器的控制指令驱动主控制器负责控制的道岔执行相应的动作；