[发明专利]一种深度卷积神经网络硬件加速器中的可伸缩的并行数据载入装置及其设计方法

权利要求书

1.一种专用于深度卷积神经网络硬件并行加速器中的，可伸缩的并行数据载入装置，其特征包括：

并行输入寄存阵列，向并行加速计算单元阵列进行高带宽的数据输入；

并行输入数据访问引擎，对上述并行输入寄存阵列中的数据进行并行访问并连接并行寄存阵列的输出以及并行加速计算单元的输入。

2.根据权利要求1所述的并行输入寄存器阵列，其特征在于，对于输入缓存中存储的关于深度卷积神经网络算法层之前一隐含层所输出的特征图，该并行输入寄存阵列提供数据重排布的快速寄存区域，简化了输入数据排布的难度；该并行输入寄存阵列可以被反复访问，当其中的数据已经作废时，可重新从输入缓存中快速写入新的数据。

3.根据权利要求1-2所述的并行输入寄存器阵列的设计方法，其特征在于，其尺寸设计与并行计算单元阵列的例化尺寸相关，满足特定的设计公式。

4.根据权利要求1所述的并行输入数据访问引擎，其特征在于，包括：

对于并行输入寄存阵列中的数据进行区域化的并行访问，而不是串行的、全地址空间的随机访问；

对于并行输入寄存阵列中的区域数据进行编址，在区域内能够以一定规律反复访问，利用卷积神经网络算法层输入特征图的区域数据耦合性，提高输入数据的使用次数，降低了输入缓存需要输入的次数与数据带宽；

将并行输入寄存阵列区域中的数据固定、并行的输入硬件并行加速计算单元阵列，为其提供快速大吞吐率的输入数据。

5.根据权利要求1、4所述的并行输入数据访问引擎的设计方法，其特征在于，对并行输入寄存阵列中的区域进行编址访问，而不是全部阵列地址空间的访问；对硬件并行加速计算单元阵列为对应固定访问。该设计方法能够化简该硬件引擎模块中的硬件电路复杂度，降低面积和功耗。