[发明专利]包括支撑物的3D半导体器件及其形成方法

权利要求书

1.一种半导体器件，包括：

在衬底上的下导电层；

在所述下导电层上的导电线；

在所述导电线中的掩埋沟槽；

在所述导电线上并在所述掩埋沟槽中延伸的支撑物；

堆叠结构，包括交替堆叠在所述支撑物上的多个绝缘层和多个导电层；

沟道结构，穿过所述堆叠结构、所述支撑物和所述导电线；和

隔离沟槽，穿过所述堆叠结构、所述支撑物和所述导电线。

2.根据权利要求1所述的半导体器件，其中所述支撑物包括：

在所述导电线上的支撑板；和

在所述掩埋沟槽中且与所述支撑板连接的支撑图案。

3.根据权利要求2所述的半导体器件，其中所述隔离沟槽穿过所述支撑图案。

4.根据权利要求2所述的半导体器件，其中所述支撑图案包括与所述支撑板相同的材料。

5.根据权利要求2所述的半导体器件，其中所述支撑图案和所述支撑板包括多晶硅。

6.根据权利要求2所述的半导体器件，其中所述支撑图案的下端与所述下导电层直接接触。

7.根据权利要求2所述的半导体器件，其中所述导电线与所述下导电层和所述支撑板直接接触。

8.根据权利要求2所述的半导体器件，还包括在所述支撑图案和所述下导电层之间的下模层。

9.根据权利要求1所述的半导体器件，其中所述沟道结构包括：

芯图案；

在所述芯图案外侧上的沟道图案；和

在所述沟道图案的外侧上的信息存储图案，

其中所述导电线穿过所述信息存储图案以与所述沟道图案的侧表面直接接触。

10.一种半导体器件，包括：

衬底，包括单元区域和焊盘区域；

下导电层，在所述衬底上；

模层，在所述焊盘区域中在所述下导电层上；

导电线，在所述单元区域中在所述下导电层上并且在与所述模层基本相同的水平处；

多个掩埋沟槽，在所述导电线和所述模层中；

支撑物，在所述导电线和所述模层上并且在所述多个掩埋沟槽中延伸；

堆叠结构，包括在所述支撑物上交替堆叠的多个绝缘层和多个导电层；

单元沟道结构，其穿过所述堆叠结构、所述支撑物和所述导电线；

虚设沟道结构，其穿过所述堆叠结构、所述支撑物和所述模层；和

多个隔离沟槽，其穿过所述堆叠结构、所述支撑物和所述导电线。

11.根据权利要求10所述的半导体器件，其中所述支撑物包括：

支撑板；

支撑图案，在所述单元区域中的所述多个掩埋沟槽中并与所述支撑板连接；和

支撑条，在所述焊盘区域中的所述多个掩埋沟槽中并与所述支撑板连接。

12.根据权利要求11所述的半导体器件，其中所述多个隔离沟槽中的至少一个穿过所述支撑图案和所述支撑条。