[发明专利]GOA电路结构及驱动方法

说明书

一种GOA电路结构及驱动方法，所述GOA电路结构包括一上拉控制单元、一自举单元、一上拉单元、一下拉单元以及一下拉维持单元，所述上拉控制单元与自举单元依序控制所述第n级GOA单元的控制节点位于第一高电位和第二高电位，所述下拉单元依据所述控制节点的电位变化及一高压直流信号输出栅极驱动信号，此GOA电路结构可使所述栅极驱动信号的脉冲变宽两倍，从而增加像素预充电时间。

【技术领域】

本发明涉及显示领域，特别是涉及一种GOA电路结构及驱动方法。

【背景技术】

GOA(Gate Driver On Array)电路是液晶显示装置中的一个重要组成部分，利用现有薄膜晶体管液晶显示器Array制程将Gate行扫描驱动信号电路制作在Array基板上，实现对Gate逐行扫描驱动的一项技术。

现有的GOA电路，通常包括级联的多个GOA单元，每一级GOA单元对应驱动一级水平扫描线。GOA单元的主要结构包括上拉电路(pull-high circuit)，上拉控制电路，下拉电路(pull-down circuit)和下拉维持电路(pull-down holding circuit)，以及负责电位抬高的自举(Boast)电容等，上拉控制电路也可以称为预充电路(pre-charge circuit)。上拉电路主要负责将时钟信号(Clock)输出为栅极信号；上拉控制电路负责控制上拉电路的打开时间，一般连接前面级GOA电路传递过来的级传信号或者栅极信号；下拉电路负责在第一时间将栅极信号拉低为低电位，即关闭栅极信号；下拉维持电路则负责将栅极输出信号和上拉电路的栅极信号(通常称为该GOA单元的控制节点Q(n))维持在关闭状态(即负电位)；自举电容则负责控制节点Q(n)的二次抬升，这样有利于上拉电路的栅极信号输出端G(n)的输出。

然而，对于设置在高解析度且搭配高频率(120HZ)的液晶面板中的GOA电路，由于充电时间较短，栅极线的电阻电容负载(RC Loading)较重，导致栅极脉冲信号(GatePulse)的失真(Distortion)非常严重，即Gn输出讯号的下降时间(Falling Time)数值较大，导致错充风险高。为了避免错充风险，现有技术会将栅极线转态时间点到数据转态时间点的时间加长，故而实际充电时间就更短，导致充电能力不足。

目前的常用作法为增加时钟信号(CK)的数量，进而使栅极的输出脉冲变宽，但是由于面板的边框尺寸(Border Size)的限制，此作法较难实现。

故，有必要提供一种GOA电路结构及驱动方法，以解决现有技术所存在的问题。

【发明内容】

有鉴于现有技术的缺点，本发明的主要目的在于提供一种GOA电路结构及驱动方法，可以增加预充电时间，进而实现增加像素的实际充电时间，提升像素的充电率。

为达成本发明的前述目的，本发明提供一种GOA电路结构，其包括级联的多个GOA单元，其中第n级GOA单元用以对第n级水平扫描线输出栅极驱动信号，所述第n级GOA单元包括一上拉控制单元、一自举单元、一上拉单元、一下拉单元以及一下拉维持单元；其中所述上拉控制单元于一第一阶段接收一启动信号而使第n级GOA单元的控制节点(Qn)被拉高至一第一高电位；所述自举单元于一第二阶段依据一时钟信号将所述第n级GOA单元的控制节点(Qn)拉高至更高的一第二高电位；所述上拉单元依据所述第n级GOA单元的控制节点(Qn)的第一高电位和第二高电位以及一高压直流信号输出一脉冲宽度为所述时钟信号的脉冲宽度两倍的栅极驱动信号至第n级GOA单元的栅极信号端(Gn)；所述下拉单元于一第三阶段将所述第n级GOA单元的控制节点(Qn)与所述第n级GOA单元的栅极信号端(Gn)的电位拉低至一第一直流低电平；以及所述下拉维持单元于一第四阶段将所述第n级GOA单元的控制节点(Qn)维持于所述第一直流低电平，并将所述第n级GOA单元的栅极信号端(Gn)的电位维持于一第二直流低电平。