[发明专利]一种可重构计算存储融合闪存控制系统

说明书

本发明公开了一种可重构计算存储融合闪存控制系统，包括主机接口和闪存介质接口，嵌入式处理器、缓存和存储控制器，片内FLASH，NVSRAM，嵌入式FPGA，各硬件模块挂载在内部总线上，通过内部总线进行通信。嵌入式FPGA，用于计算任务的硬件加速，通过在软件环境下生成比特流文件和重烧录，改变嵌入式FPGA的内部结构、布局布线，实现不同的功能，实现可重构的硬件加速功能。本发明解决了计算与存储分离带来的带宽墙、功耗高问题，以及芯片流片功能固化的技术问题，具有可编程、设计灵活、可在线升级和二次开发等优点，可以实现存储内的计算，减少数据移动，降低功耗；芯片硬件可重构，支持实现不同的功能。

技术领域

本发明属于计算机体系结构领域，涉及到可实现存储上计算(processing instorage)和功能可重构的闪存控制系统,具体涉及一种可重构计算存储融合闪存控制系统。

背景技术

在计算机的硬件发展历史中，主流的观点认为计算系统性能受限于计算能力，因而在计算方面投入大量研究，发展迅速。在过去的20多年，处理器的性能以每年大约55％的速度提升，而内存处理速度以及存储器的接口带宽每年提升的速度约为12％。不均衡的发展速度导致内存处理速度、接口带宽滞后于处理器的计算速度，遭遇所谓的内存墙、带宽墙问题。在大数据时代，高性能计算意味着海量的数据搬移。据统计，数据在存储器和处理器之间搬移所耗费的功耗，约占全部计算过程功耗的50％以上。计算与存储分离的计算架构，导致处理器空转，有一部分时间在等待数据以及计算功耗很高。

作为存储载体的固态硬盘，采用固态电子存储技术，由存储控制器和存储介质单元构成。存储介质一般指flash闪存芯片，具有高密度、非易失、低成本等优点。存储控制器是固态硬盘的主控单元，是颗高度集成的SoC芯片，集成嵌入式处理器、DDR控制器、高速接口、缓存、闪存等模块。嵌入式处理器用于运行保存在闪存上的固件程序，执行与主机设备(如电脑)的通信、闪存介质的通信，以及完成地址映射、坏块管理、磨损平衡、垃圾回收、IO调度、缓存管理等多种任务。存储控制器内的多个模块通过AXI(Advanced eXtensibleInterface，高级扩展接口)总线连接。

芯片在晶圆代工厂流片，功能发生固化，不能再更改，固态硬盘主控SoC芯片也是如此。但是市场的需求往往多样的且不断变化。比如，对于固态硬盘主控SoC芯片，一些客户希望支持高级加密标准AES的加密功能，一些客户希望支持国密标准SM1；还有一些客户，他们希望在芯片内部集成比较器，支持某些字段的搜索比较功能；还有一些客户，他们希望对检索到的数据进行排序，而这个排序最好能在主控内部完成。如何解决芯片设计功能固化与市场需求多样化之间的矛盾是一个十分有价值的工程问题。

发明内容

针对现有技术存在的问题，本发明提出一种可重构计算存储融合闪存控制系统，具体技术方案如下：

一种可重构计算存储融合闪存控制系统，包括主机接口和闪存介质接口，嵌入式处理器、缓存和存储控制器，片内FLASH，NVSRAM，嵌入式FPGA，其中各硬件模块挂载在内部总线上，并通过内部总线进行通信；

所述主机接口和闪存介质接口，分别用于实现与主机的通信、与闪存介质的通信；所述嵌入式处理器与缓存用于执行接口协议转换、闪存固件算法以及控制任务，所述存储控制器用于实现片外RAM存储资源的读写控制；所述片内FLASH，用于实现固件程序的存储；所述NVSRAM，用于无需电池即可提供可靠的非易失数据存储功能；所述嵌入式FPGA，用于计算任务的硬件加速，通过在软件环境下生成比特流文件和重烧录，改变嵌入式FPGA的内部结构、布局布线，实现可重构的硬件加速功能。