[发明专利]用于运算的存储器阵列的信号输入装置、存储器系统

说明书

本发明提供一种用于运算的存储器阵列的信号输入装置，通过数字信号暂存及译码模块，将一组数字输入信号暂存，并译码为一组控制信号，该控制信号提供给多路选通模块作为选通控制信号，而电源模块提供了多个大小不同的电源信号，这些不同的电源信号分别连接到多路选通模块的不同的输入端上，在每个控制信号的控制下，多路选通模块选通相应的电压信号并在输出端上进行输出。该装置为全局化的数字模拟转换装置，消除不同输入之间数模转换性能偏差，无模拟信号输出切换，并有助于降低设计面积及成本。

技术领域

本发明涉及神经网络集成电路设计领域，特别涉及一种用于运算的存储器阵列的信号输入装置以及存储器系统。

背景技术

目前，人工智能技术得到了长足的发展和广泛的应用，其中，神经网络算法的处理包含了大量的矩阵运算，可以通过CPU(中央处理器)和存储器来实现矩阵运算过程，CPU主要进行核心计算，每次运算中从存储器中存取数据，而大量、多次的数据存取大大增加了整个计算处理的时间。

随着神经网络功能的复杂化以及规模化，矩阵运算量也急剧扩大，提出了存储器阵列的运算模块，利用存储器阵列实现存储及运算，可以提高神经网络中矩阵运算规模和处理速度。存储器阵列每一行作为输入，每一列作为运算输出，存储器阵列的输入为模拟信号，而外部提供的数据为数字信号，参考图1所示，每一条输入上需要设置数模转换模块(DAC)，以将输入信号转换为模拟信号。

然而，存储器阵列的输入数量多，通常在上百个之上，需要的数模转换模块相应地也很多，这不易在芯片上集成在集中的区域，而分散设置使得DAC模块之间可能存在工艺或导线长度不同等原因造成性能的偏差，同时，每一个DAC模块需要驱动连接在同一输入上的大量存储单元，DAC的负载大，使得输入信号变化响应速度受到限制，影响整个电路的运行速度，而大负载的DAC需要有更大的驱动能力，这会增加DAC模块的面积以及布线的难度，增加芯片的面积和成本。

发明内容

有鉴于此，本发明的目的在于提供一种用于运算的存储器阵列的信号输入装置，提供全局化的数字模拟转换装置，消除不同输入之间数模转换性能偏差，无模拟信号输出切换，并有助于降低设计面积及成本。

为实现上述目的，本发明有如下技术方案：

一种用于运算的存储器阵列的信号输入装置，包括：

数字信号暂存及译码模块，包括暂存电路及译码电路，所述暂存电路用于暂存一组数字输入信号，所述译码电路将暂存的各所述数字输入信号分别进行译码，以获得一组控制信号；

电源模块，用于提供多个大小不同的电源信号；

多路选通模块，多个所述电源信号分别提供至所述多路选通模块的各输入端，所述控制信号分别提供至所述多路选通模块的各控制端，用于在各所述控制信号的控制下，分别选通相应的电源信号并在输出端上输出所述相应的电源信号。

可选地，所述暂存电路包括寄存器、SRAM存储单元或DRAM存储电路。

可选地，对于每个数字输入信号，所述译码电路提供一个多路输出的控制信号，每个控制信号的路数为根据数字输入信号精度的位数确定。

可选地，所述电源信号为电压信号，所述电源模块包括模拟电压产生电路以及模拟电压输出电路。

可选地，所述模拟电压产生电路包括串联电阻分压电路，不同的分压节点提供大小不同的电压信号。

可选地，所述模拟电压输出电路包括推挽输出电路。

可选地，所述电源信号为电流信号，所述电源模块包括镜像电流源电路，所述镜像电流源中具有多个不同沟道长宽比的场效应晶体管，以分别提供不同大小的电流信号。