[发明专利]ESD保护装置、包括ESD保护装置的半导体装置和其制造方法

权利要求书

1.一种用于保护集成电路(94)免于在集成电路处接收到的静电放电ESD事件的影响的ESD保护装置(20，132)，其特征在于，所述ESD保护装置包括：

第一端(92)，其被配置成耦合到所述集成电路的输入/输出I/O焊盘(80)；

第二端(96)，其被配置成耦合到参考电压或接地电压；

可控硅整流器SCR(88)，其具有连接到所述第一端的阳极(98)和连接到所述参考电压或所述接地电压的阴极(100)；以及

pnp晶体管(90)，其与所述SCR并联耦合，所述pnp晶体管具有耦合到所述第一端的发射极(102)、耦合到所述第二端的集电极(104)和耦合到所述SCR的栅极(108)的基极(106)，其中所述pnp晶体管包括形成于衬底(24)的第一侧(26)处的第一接触区域(66)，所述第一接触区域至少部分地被形成于所述衬底的所述第一侧处的浅槽隔离STI层(84)包围，并且其中在所述第一接触区域和所述STI层的相交点处形成有绝缘结构(116)。

2.根据权利要求1所述的ESD保护装置(22，132)，其特征在于，其进一步包括形成于所述pnp晶体管(90)的所述第一接触区域(66)上的自对准硅化物结构(118)，其中所述绝缘结构(116)完全包围所述自对准硅化物结构的侧缘(120)。

3.根据权利要求2所述的ESD保护装置(22，132)，其特征在于，所述自对准硅化物结构(118)被配置成耦合到所述参考电压或所述接地电压。

4.根据权利要求1到3中任一项所述的ESD保护装置(22，132)，其特征在于，所述衬底(24)包括具有所述第一侧(26)的p掺杂衬底，并且所述ESD保护装置进一步包括形成于所述p掺杂衬底中的隔离结构(34)，所述隔离结构将所述p掺杂衬底的第一区域(36)与所述p掺杂衬底的第二区域(38)分离，所述隔离结构包括在横向方向上布置在所述p掺杂衬底的所述第一区域与所述第二区域之间的界面处的N埋层(40)，所述第一区域从所述第一侧向所述N埋层延伸，其中所述SCR(88)定位在所述第一区域中，使得所述N埋层存在于所述SCR下方、在所述第一区域与所述第二区域之间的所述界面处，并且所述N埋层不存在于所述pnp晶体管下方。

5.根据权利要求4所述的ESD保护装置(22，132)，其特征在于，其进一步包括从所述第一侧(26)延伸并且接触所述N埋层(40)的N掺杂区域(50)，所述N掺杂区域将所述SCR(88)定位在其中的所述第一区域(36)与定位在所述第一区域外部的所述pnp晶体管(90)隔离。

6.根据权利要求5所述的ESD保护装置(22，132)，其特征在于，所述pnp晶体管(90)的所述基极(106)通过所述N掺杂区域(50)耦合到所述SCR(88)的所述栅极(108)。

7.根据权利要求1到6中任一项所述的ESD保护装置(22，132)，其特征在于，所述绝缘结构(116)包括抗蚀剂保护氧化物RPO。

8.一种集成电路(94)，其特征在于，其包括根据权利要求1到7中任一项所述的ESD保护装置(22，132)中的至少一个。

9.一种制造包括ESD保护装置(22，132)的半导体装置(20，130)的方法(170)，其特征在于，所述方法包括：

获得(172)衬底(24)，所述衬底(24)具有形成于其中的可控硅整流器SCR(88)和pnp晶体管(90)，所述pnp晶体管与所述SCR并联耦合，其中所述pnp晶体管包括形成于所述衬底的第一侧(26)处的第一接触区域(66)，所述第一接触区域至少部分地被形成于所述衬底的所述第一侧处的浅槽隔离STI层(84)包围；以及

在所述第一接触区域和所述STI层的相交点处形成(176)绝缘结构。

10.一种半导体装置(20，130)，其特征在于，其包括：

集成电路(94)；以及

静电放电ESD保护装置(22，132)，其用于保护所述集成电路免于在所述集成电路的输入/输出I/O焊盘(80)处接收到的ESD事件的影响，其中所述ESD保护装置是根据权利要求1到7中任一项所述的ESD保护装置。