[发明专利]动态随机存储器的晶体管闩锁预防系统

权利要求书

1.一种动态随机存储器的晶体管闩锁预防系统，其特征在于，包括上电电路、第一上电驱动器以及第二上电驱动器，所述的上电电路产生多个上电信号，包括第一上电信号，第二上电信号和第三上电信号，所述的第一上电驱动器将第一电压信号驱动到晶体管的阱端，作为一个或多个上电信号，所述的第二上电驱动器将第二电压信号发送到晶体管的漏极，作为一个或多个上电信号，其中所述的第一上电信号大于第二上电信号。

2.根据权利要求1所述的动态随机存储器的晶体管闩锁预防系统，其特征在于，所述的第一上电信号由存储器的第一内部电源电压Vdd1生成；所述的第二上电信号由第一上电信号和存储器的第二内部电源电压Vdd2生成；所述的第三上电信号由第二上电信号和存储器的第二内部电源电压Vdd2生成。

3.根据权利要求2所述的动态随机存储器的晶体管闩锁预防系统，其特征在于，所述的第一内部电源电压Vdd1大于第二内部电源电压Vdd2。

4.根据权利要求1所述的动态随机存储器的晶体管闩锁预防系统，其特征在于，所述的第一上电驱动器包括钳位电路、第一反相器、第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管和第一电阻，所述的钳位电路输入多个上电信号、深度休眠信号和外部电源电压，输出一个钳位信号到第一反相器，所述的第一反相器的输出是输入到第一PMOS晶体管和第二NMOS晶体管的栅端，所述的第一PMOS晶体管、第一NMOS晶体管和第二PMOS晶体管采用串行连接，所述的第一电阻连接到第一NMOS晶体管的栅端和外部电源电压，所述的第二PMOS晶体管连接到第二内部电源电压Vdd2和漏端连接到第一PMOS晶体管的漏端，所述的第一PMOS晶体管和第二PMOS晶体管的漏端提供第一电压信号Vccp。

5.根据权利要求4所述的动态随机存储器的晶体管闩锁预防系统，其特征在于，所述的钳位电路有两个分支，包括第一分支和第二分支；所述的第一分支由第二反相器、第一与非门、第三反相器、第四反相器和第五反相器串行连接的；所述的第二分支由第二与非门、第六反相器、第七反相器、第八反相器和一个NMOS晶体管串行连接。

6.根据权利要求5所述的动态随机存储器的晶体管闩锁预防系统，其特征在于，所述的第二上电驱动器包括电压检测器、第九反相器、第十反相器、第十一反相器、第三与非门和第三PMOS晶体管，所述的电压检测器的输出连接到第九反相器的输入，所述的第九反相器输出到第三与非门的第一个输入，所述的第十反相器输出到第三与非门的第二个输入，所述的第三与非门的输出连接到第三PMOS的栅端，第三PMOS的漏端连接到第二内部电源电压Vdd2，所述的第三PMOS晶体管的源端产生第二电压信号Vcca，第二电压信号Vcca反馈给电压检测器。