[发明专利]积分电路及积分方法

权利要求书

1.一种积分电路，其特征在于，所述积分电路包括：误差放大器、折线化处理模块、按比例缩小模块、控制模块、比较器及第一电容；其中，

所述误差放大器包括第一输入端、第二输入端及输出端，所述误差放大器的第一输入端与一参考电压相连接，所述误差放大器的第二输入端与一采样电压相连接，所述误差放大器用于计算所述参考电压与所述采样电压的差值并放大，以得到误差放大电流；

所述折线化处理模块的输入端与所述误差放大器的输出端相连接，用于将所述误差放大电流进行折线化处理，以得到波形包括周期性折线状的折线补偿电压；

所述按比例缩小模块包括第一输入端、第二输入端及输出端，所述按比例缩小模块的第一输入端与所述折线化处理模块的输出端相连接，用于基于所述折线补偿电压得到波纹小于所述折线补偿电压的波纹的补偿电压；

所述控制模块的输入端与所述按比例缩小模块的输出端相连接，所述控制模块的输出端与所述误差放大器的第二输入端相连接，所述控制模块用于基于所述补偿电压调整以得到所述采样电压；

所述比较器包括第一输入端、第二输入端及输出端，所述比较器的第一输入端与所述参考电压相连接，所述比较器的第二输入端与所述控制模块的输出端相连接，所述比较器的输出端与所述按比例缩小模块的第二输入端相连接；所述比较器用于比较所述参考电压与所述采样电压的大小，以得到调控电压；

所述第一电容的上极板与所述折线化处理模块的输出端相连接，所述第一电容的下极板接地。

2.根据权利要求1所述的积分电路，其特征在于，所述第一电容集成于芯片内。

3.根据权利要求1所述的积分电路，其特征在于，所述折线化处理模块包括：

第一开关，包括第一端及第二端，所述第一开关的第一端与所述误差放大器的输出端相连接；

第一PMOS管，所述第一PMOS管的漏极与所述第一开关的第二端相连接，所述第一PMOS管的栅极与所述第一PMOS管的漏极短接，所述第一PMOS管的源极与供电电源相连接；

第二PMOS管，所述第二PMOS管的栅极与所述第一PMOS管的栅极相连接，所述第二PMOS管的源极与所述供电电源相连接；

第三PMOS管，所述第三PMOS管的栅极与所述第一PMOS管的栅极相连接，所述第三PMOS管的源极与所述供电电源相连接；

第四PMOS管，所述第四PMOS管的栅极与所述第四PMOS管的漏极相短接，所述第四PMOS管的源极与所述供电电源相连接；

第五PMOS管，所述第五PMOS管的栅极与所述第四PMOS管的栅极相连接，所述第五PMOS管的源极与所述供电电源相连接；

第二开关，包括第一端及第二端，所述第二开关的第一端与所述误差放大器的输出端相连接；

第一NMOS管，所述第一NMOS管的漏极与所述第二开关的第二端相连接，所述第一NMOS管的栅极与所述第一NMOS管的漏极相短接，所述第一NMOS管的源极接地；

第二NMOS管，所述第二NMOS管的栅极与所述第一NMOS管的栅极相连接，所述第二NMOS管的漏极与所述第四PMOS管的漏极相连接，所述第二NMOS管的源极接地；

第二电容，所述第二电容的下极板接地；

第三开关，包括第一端及第二端，所述第三开关的第一端与所述第五PMOS管的漏极相连接，所述第三开关的第二端与所述第二电容的上极板相连接；

第四开关，包括第一端及第二端，所述第四开关的第一端与所述第二电容的上极板相连接；

第三NMOS管，所述第三NMOS管的栅极与所述第一NMOS管的栅极相连接，所述第三NMOS管的漏极与所述第四开关的第二端相连接，所述第三NMOS管的源极接地；

第五开关，包括第一端及第二端，所述第五开关的第一端与所述第三PMOS管的漏极相连接，所述第五开关的第二端与所述第二电容的上极板相连接；

第六开关，包括第一端及第二端，所述第六开关的第一端与所述第二电容的上极板相连接；

第四NMOS管，所述第四NMOS管的漏极与所述第二PMOS管的漏极相连接，所述第四NMOS管的栅极与所述第四NMOS管的漏极相短接，所述第四NMOS管源极接地；

第五NMOS管，所述第五NMOS管的栅极与所述第四NMOS管的栅极相连接，所述第五NMOS管的漏极与所述第六开关的第二端相连接，所述第五NMOS管的源极接地。