[发明专利]低压屏蔽栅场效应晶体管制作方法

说明书

本发明公开了一种低压屏蔽栅场效应晶体管制作方法，制作方法包括：S1、在半导体衬底的表面形成硅外延层；S2、在硅外延层的表面形成阻挡层；S3、利用光刻工艺在阻挡层定义出沟槽区域，以阻挡层为掩模在沟槽区域对硅外延层进行刻蚀形成沟槽；S4、在沟槽的侧面和底部表面形成预设厚度的预设场氧；S5、在沟槽中填充第一多晶硅，对第一多晶硅进行刻蚀形成屏蔽栅；S6、采用HARP工艺填充HARP氧化层至沟槽并填充完全；S7、对HARP氧化层进行退火；S8、对HARP氧化层、阻挡层和预设场氧进行研磨；S9、对预设场氧和HARP氧化层进行刻蚀，形成HARP隔离层。本发明的制作方法制作的低压屏蔽栅场效应晶体管的性能高。

技术领域

本发明属于半导体器件及制造工艺技术领域，尤其涉及一种低压屏蔽栅场效应晶体管(SGT MOSFET)。

背景技术

屏蔽栅场效应晶体管是采用电荷平衡技术方式的一种新型沟槽MOSFET。

目前低压(20V～40V)屏蔽栅场效应晶体管的制作步骤为：

步骤一、如图1所示，在半导体衬底1的表面形成硅外延层2，

步骤二、如图2所示，在硅外延层2的表面形成阻挡层3。

阻挡层3为三层结构，从在硅外延层2的表面起自下而上依次为氮化硅刻蚀阻挡层301、HARP(一种高深宽比工艺，具有良好的填充能力)研磨阻挡层302和沟槽刻蚀阻挡层303。

步骤三、如图3所示，利用光刻工艺定义出沟槽区域，在沟槽区域内对硅外延层2进行刻蚀形成沟槽4。

步骤四、如图4所示，采用热生长工艺在沟槽的侧面和底部表面形成小于预设厚度的热氧化层401，热氧化层401延伸到沟槽4外的表面上。

沟槽4顶部与硅外延层2的上表面连接处的氧化层容易将HARP研磨阻挡层302顶起而发生位置偏移，与氮化硅刻蚀阻挡层301之间产生空隙304，称为鸟嘴，热氧化层401会延伸并填满该空隙304形成空隙氧化层。空隙氧化层越厚，将HARP研磨阻挡层302顶起的越高，即HARP研磨阻挡层302的位置偏移越大，则HARP研磨阻挡层302作为后续研磨工艺的研磨停止层，因为位置偏移造成的不良影响也越大，为尽量减小HARP研磨阻挡层的位置偏离，先采用热生长工艺在沟槽4的侧面和底部表面形成小于预设厚度的热氧化层401。

步骤五、如图5所示，以PECVD(等离子体两步增强化学的气相沉积法)工艺在第一氧化层的表面形成PECVD氧化层402。

热氧化层401和PECVD氧化层402共同形成预设厚度的氧化层。

步骤六、如图6所示，在沟槽4中填充屏蔽多晶硅，对屏蔽多晶硅分别进行同性刻蚀和异性刻蚀形成屏蔽栅403。

步骤七、如图7所示，刻蚀沟槽4内屏蔽栅403外部的氧化层。

步骤八、如图8所示，采用HARP工艺填充HARP氧化层404并研磨形成HARP层。

但在步骤七中的去除屏蔽栅外部的氧化层时，如图7中所示，也会刻蚀掉空隙304中的空隙氧化层，由此造成空隙304上方的HARP研磨阻挡层因为没有支撑而容易发生漂移，当进行步骤八中的研磨工艺时，HARP研磨阻挡层302作为后续研磨工艺的研磨停止层，会因为空隙而使得研磨工艺无法完成，这种不良影响在小尺寸的SGT MOSFET尤其明显，现有的制作方法难以在小尺寸、高密度的SGT MOSFET设计中实现生产。而且两层结构的氧化层质量和可靠性也比较低，导致低压SGT MOSFET的性能较低。

发明内容

本发明要解决的技术问题是为了克服现有技术中低压SGT MOSFET性能低的缺陷，提供一种低压屏蔽栅场效应晶体管制作方法。

本发明是通过下述技术方案来解决上述技术问题：