[发明专利]一种碳化硅功率器件芯片键合方法

说明书

本发明公开了一种碳化硅功率器件芯片键合方法，属于微电子封装技术领域。本发明的键合方法包括：在碳化硅功率器件晶圆的无源面和基板面板上分别依次配置阻挡层和粘接层；将纳米银焊膏以均匀厚度分别印刷在碳化硅功率器件晶圆和基板面板的粘接层上，进行无压烧结形成银烧结层；对银烧结层进行氧化处理和抛光处理；切割形成分离的碳化硅功率器件芯片和基板；采用表面贴装方式将碳化硅功率器件芯片上的银烧结层面对面配置于基板上的银烧结层上，进行热压键合，实现碳化硅功率器件芯片键合连接。该发明具有简单、高可靠性、高良率、高产率的特点。

技术领域

本发明涉及微电子封装技术尤其是碳化硅功率器件芯片封装技术。

背景技术

航空航天、电动汽车和新能源发电技术的飞速发展使得对电力电子系统的性能指标要求日益提高，发展应用于高温等极端环境中的大功率器件芯片是当前电力电子技术领域发展的重点方向。由于以第一代半导体材料硅（Si）和第二代半导体材料（GaAs）为基础的功率器件芯片无法在200℃以上的高温环境下持续工作，而之后发展起来的以碳化硅（SiC）材料为代表的第三代宽禁带半导体器件芯片的极限工作温度可达到500℃左右甚至更高温，更能满足未来电力电子技术的发展要求。然而，在这种高温环境下，现有的芯片键合材料-无铅焊料（Pb-free）会熔化导致连接失效，无法适用于碳化硅（SiC）等宽禁带器件芯片键合封装。近年来以烧结纳米银技术为代表的低温键合技术是目前功率器件芯片朝高温、高可靠性应用发展的主要趋势，其基本原理是利用纳米尺度的银金属颗粒的高表面能、低熔点特性来实现芯片与基板的低压低温烧结键合。形成的银烧结层具有优良的电、热性能，熔点高，可以承受710℃的最高工作温度，是实现碳化硅功率器件芯片键合的理想结构。

银烧结天然层具有明显的多孔特征，孔洞尺寸位于亚微米至微米范围。在烧结工艺过程需要施加压力以便形成孔隙率低、相对致密的烧结层，这导致烧结银层厚度难以准确控制，而且银烧结层厚度局限于几微米到几十微米之间。烧结银层厚度过薄，在高温环境下由于封装结构材料的热膨胀系数（CTE）不同将产生过大的剪切应变和应力集中，导致烧结银层的可靠性严重下降。与此同时，银烧结层在高温环境下会发生晶粒和孔洞的生长，导致微结构粗化，引起银烧结层的本构退化，更易发生疲劳破坏。另外，如果键合的芯片尺寸过大，烧结时将会阻碍银焊膏中有机溶剂的挥发，在烧结层里形成大面积气孔缺陷，导致结合强度显著下降，难以实现高质量和高良率烧结。

因此，为了解决碳化硅功率器件芯片烧结银键合面临的上述可靠性和良率问题，急需提出一种合理的芯片键合方法，以有效降低碳化硅功率器件芯片烧结银键合工艺的复杂度和难度，同时提升碳化硅功率器件芯片键合的可靠性、良率和产率。

发明内容

本发明针对功率器件芯片封装，特别是碳化硅功率器件芯片烧结银键合封装，提供了一种简单、高可靠性、高良率、高产率的芯片键合方法。

为达成上述目的，本发明提供一种碳化硅功率器件芯片键合方法，主要包括以下步骤：

步骤1：在碳化硅功率器件晶圆的无源面依次配置阻挡层和粘接层。在基板面板上依次配置阻挡层和粘接层。所述配置方法可以为但不局限于溅射、真空蒸镀和化学镀方法，优选于溅射方法。所述基板面板可以为但不局限于陶瓷基覆铜板、有机基板和铜基板优，优选陶瓷基覆铜板。所述阻挡层可以为但不局限于钛（Ti）、钽（Ta）和钨（W）等金属材料，优选钛（Ti）。所述粘接层可以为但不局限于银（Ag）、镍（Ni）和金（Au）等金属材料，优选银（Ag）。所述阻挡层的厚度范围为0.05微米-1.0微米，优选0.1微米。所述粘接层的厚度范围为0.1微米-5.0微米，优选1.0微米。

步骤2：将纳米银焊膏以均匀厚度印刷在碳化硅功率器件晶圆的粘接层上。将纳米银焊膏以均匀厚度印刷在基板面板的粘接层上。将印刷完成的碳化硅功率器件晶圆和基板面板放置于加热台上进行无压烧结成型，形成银烧结层。加热台温度范围设置为250℃-350℃，优选260℃。烧结时间范围设置为15分钟-60分钟，优选30分钟。烧结完成后，所述银烧结层的厚度范围为15微米-50微米，优选25微米。