[发明专利]负电容场效应晶体管及其制备方法有效
申请号: | 201910289946.7 | 申请日: | 2019-04-11 |
公开(公告)号: | CN110034190B | 公开(公告)日: | 2023-02-28 |
发明(设计)人: | 殷华湘;姚佳欣;张青竹;李超雷;张兆浩 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/51;H01L21/336;H01L21/8238 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 韩建伟 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电容 场效应 晶体管 及其 制备 方法 | ||
本发明提供了一种负电容场效应晶体管及其制备方法。该负电容场效应晶体管包括:衬底结构,衬底结构包括MOS区域;栅绝缘介质层结构,覆盖于MOS区域上,包括沿远离衬底结构的方向顺序层叠的界面氧化层、HfO2层、第一铁电材料层和第二铁电材料层,其中,形成第二铁电材料层的材料为HfxA1‑xO2,0<x<1,形成第一铁电材料层的材料为HfyB1‑yO2或HfByO2‑y,A和B为不同的掺杂元素,0<y<1;金属栅叠层,覆盖于栅绝缘介质层结构上。通过氧空位浓度变化、晶格应变或者金属元素诱导改变HfxA1‑xO2的晶格、成分变化与晶粒大小以及晶格走向,从而提升铁电材料的电畴极性和NCFET的铁电特性。
技术领域
本发明涉及半导体集成技术领域,具体而言,涉及一种负电容场效应晶体管及其制备方法。
背景技术
未来集成电路将持续发展,除了集成密度继续提升,电路的功耗越来越重要。持续降低工作电压VDD,并降低器件漏电成为技术关键。采用GAA等新结构可以部分实现上述目标,但需要VDD持续缩减到0.5V以下时,晶体管亚阈值摆幅的玻尔兹曼限制(SS≥60mV/dec)成为关键技术挑战。发展突破SS限制的新技术成为未来新技术关键方向。
除了基于量子隧穿的TFET,在栅极结构中集成基于铁电材料的铁电电容,使之与栅电容串联,在铁电电畴翻转时形成负电容,并在合适工作条件下,可形成内部电势放大,从而改变晶体管开关时的表面电势,从而突破SS的玻尔兹曼限制,获得较大的电流收益,实现VDD降低。该器件成为负电容场效应晶体管(NCFET)。
NCFET中铁电电容CFE和其关键材料具有重要作用,该材料需要实现良好的铁电效应,并保持良好稳定性、可靠性,并且需要工艺简单,和传统工艺兼容。现有技术中的铁电材料包括锆钛酸铅(PZT)、钛酸铅(PbTiO3)、钽钪酸铅(PST)、钛酸锶钡(BST)、聚氟乙烯(PVF)以及聚偏二氟乙烯(PVDF)等。上述材料需要特殊工艺,并要一定厚度产生铁电性,导致在CMOS极度微缩过程中应用受限。
除上述铁电材料之外,正交相HfO2晶体也能够产生铁电性,其简单结构,与传统HkMG工艺兼容,从而工艺简单,比PZT等材料相比可靠更高,在相同的铁电性条件下所需要的膜层厚度更小。并且,通过Si、Y、Zr、Al等元素掺杂,能够极大提升HfO2的铁电极性,形成HfZrOx(HZO)、HfSiOx和HfAlOx等更强极性材料。
以PMOS为例,将铁电HZO材料集成于晶体管结构中的工艺通常是:在后栅工艺中在形成传统界面氧化层/HfO2层(IL/HK)之上再生长一层HZO材料,其余与传统工艺相同,在之后的工艺中通过退火形成多晶晶粒,晶粒中形成正交相,然后产生强铁电极性。
然而,随着半导体器件的持续发展,上述铁电材料极性已逐渐无法得到满足,因此,现有技术中亟需提供一种在有限的栅极空间内继续提升铁电材料极性的方法。
发明内容
本发明的主要目的在于提供一种负电容场效应晶体管及其制备方法,以在有限的栅极空间内继续提升铁电材料的极性。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910289946.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:集成电路器件
- 下一篇:薄膜晶体管、其制造方法及包括该薄膜晶体管的显示装置
- 同类专利
- 专利分类