[发明专利]一种FPGA验证设备

说明书

本发明公开了一种FPGA验证设备，包括：子板，母板。子板与被测的FPGA芯片通过插座电连接；子板包括复位模块、时钟模块、配置模块和第一接口；所述复位模块用于将所述FPGA芯片恢复至起始工作状态；所述时钟模块为所述FPGA芯片提供不同时钟频率；所述配置模块提供所述FPGA芯片运行的程序；所述第一接口通过所述子板的PCB布线与所述插座电连接；所述母版包括：通过所述母版的PCB布线电连接的第三接口和第四接口；所述第三接口与外设电连接；所述第四接口与所述第一接口电连接。验证板采用子母板结构，有效解决FPGA复杂验证难题。

技术领域

本发明涉及芯片验证，特别是指一种FPGA验证设备。

背景技术

无论在航空航天和国防电子设备领域，还是在民用工业控制和消费类电子产品领域，元器件测试是设备整个生命过程中不可缺少的一部分，也是元器件应用验证过程中重要的一个环节。随着大规模集成电路、计算机等技术逇飞速发展，数字化的浪潮席卷全球。以FPGA、DSP、ARM等为基础构成的系统已成为航天、国防以及其他民用工业控制领域的数字化处理核心，在航天产品中起到十分关键的作用。

在目前的国际形势下，对面向应用的FPGA器件试验验证提出了更多的需求。但是以目前的传统的基于ATE(集成电路自动测试设备)的检测手段来开展FPGA的验证，对ATE硬件资源、检测设备以及程序设计的要求太高，无形中增加了测试成本。而在一些情况下，即使ATE配置了高性能模块， ATE依然很难完全满足输入信号的要求。因此亟需一种非传统的基于ATE的方式来解决FPGA电路验证的问题。

发明内容

有鉴于此，本发明的目的在于提出一种FPGA验证设备。验证板采用子母板结构，有效解决FPGA复杂验证难题。

基于上述目的，本发明提供了一种FPGA验证设备，包括：子板，母板；

所述子板与被测的FPGA芯片通过插座电连接；

所述子板包括复位模块、时钟模块、配置模块和第一接口；所述复位模块用于将所述FPGA芯片恢复至起始工作状态；所述时钟模块为所述FPGA 芯片提供不同时钟频率；所述配置模块提供所述FPGA芯片运行的程序；所述第一接口通过所述子板的PCB布线与所述插座电连接；

所述母版包括：通过所述母版的PCB布线电连接的第三接口和第四接口；所述第三接口与外设电连接；所述第四接口与所述第一接口电连接。

在一些实施例中，所述子板还包括：第二接口；所述第二接口通过所述子板的PCB布线与所述插座电连接；所述母板还包括：通过所述母版的PCB 布线电连接的第五接口和数据存储模块；所述第五接口与所述第二接口电连接。

在一些实施例中，所述数据存储模块包括小容量存储器、高速存储器、大容量存储器和SD卡槽。

在一些实施例中，所述子板还包括JTAG接口，所述复位模块，所述时钟模块和所述配置模块均通过所述JTAG接口与上位机通信。

在一些实施例中，所述配置模块包括配置按键，所述配置按键用于切换 FPGA验证工作中所需的程序。

在一些实施例中，所述第三接口包括如下接口中的一个或多个：USB接口、RS232接口、RS485接口、VGA接口、Camera link接口、HDMI接口、音频接口、以太网接口、1553B接口、扩展接口。

在一些实施例中，所述第三接口设置有模数转换芯片。

在一些实施例中，所述母版还包括时间管理模块，所述时间管理模块用于显示所述设备工作状态。

在一些实施例中，所述母版还包括音视频转换电路；所述音视频转换电路用于转换音视频格式。

在一些实施例中，所述USB接口与ATE测试系统电连接，所述ATE测试系统用于测试所述FPGA芯片工作状态下电性能参数。