[发明专利]一种制备磁性隧道结单元阵列的方法

说明书

本发明一种制备磁性隧道结单元阵列的方法，包括：提供表面抛光的带金属通孔Vx的CMOS基底；在经过平坦化处理之后的基底上沉积底电极、磁性隧道结多层膜和顶电极，或，在经过平坦化处理之后的基底上沉积底电极、磁性隧道结多层膜、顶电极和牺牲掩模；图形化定义磁性隧道结多层膜图案，对顶电极、磁性隧道结多层膜和底电极进行刻蚀，然后沉积一层绝缘覆盖层在磁性隧道结存储单元的周围；沉积一层平坦化移除停止层在绝缘覆盖层周围；沉积磁性隧道结电介质，对其进行平坦化处理，并使移除停止在移除停止层之上；沉积顶电极接触电介质，图形化定义顶电极接触图案，并对其进行刻蚀和非Cu填充以形成顶电极接触；制作金属位线连接。

技术领域

本发明涉及磁性随机存储器(MRAM，Magnetic Radom Access Memory)制造技术领域，具体来说，本发明涉及一种制作磁性隧道结(MTJ，Magnetic Tunnel Junction)单元阵列的方法。

背景技术

近年来，采用磁性隧道结(MTJ，Magnetic Tunnel Junction)的MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。

为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。

同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得pSTT-MRAM的写电压或电流也会随之有较大的波动，这样会损伤MRAM的性能。

在现在的MRAM制造工艺中，在刻蚀磁性隧道结(MTJ)及其底电极(BottomElectrode，BE)的时候，一般会采用反应离子刻蚀(Reactive Ion Etching，RIE)或者离子束刻蚀(Ion Beam Etching，IBE)工艺，无论采用哪种工艺，一般都会选择顶电极膜层或者牺牲掩模/顶电极的双层结构作为掩模，在刻蚀之后，掩模基本上都会被削尖。

在磁性隧道结(MTJ)及其底电极(BE)刻蚀之后，通常会在磁性隧道结周围沉积一层覆盖层(Encapsulation Layer)做原位保护，然后沉积电介质在覆盖层的周围。

在这种工艺条件下，为了实现磁性隧道结顶电极(Top Electrode，TE)和位线(Bitline，BL)之间的有效连接，通常会对填充在磁性隧道结单元整列之间的电介质进行化学机械平坦化(Chemical Mechanical Planarization，CMP)处理，由于覆盖层/电介质的移除速率选择比不够高，这样将大大增加在CMP的过称中顶电极\磁性隧道结单元被磨掉的可能性。非常不利于磁性隧道结磁性、电性和良率的提升。

发明内容

本发明针对现有技术存在的问题和不足，提供一种制备磁性隧道结单元阵列的方法。

本发明是通过下述技术方案来解决上述技术问题的：