[发明专利]基于光电计算阵列的深度卷积生成式对抗网络的加速方法

说明书

本发明公开了一种基于光电计算阵列的深度卷积生成式对抗网络的加速方法。其中，光电计算阵列包括由多个发光单元周期排列组成的发光阵列和由多个计算单元周期排列组成的计算阵列。加速方法包括如下步骤：发光阵列将深度卷积生成式对抗网络的权重通过光输入的方法输入到计算阵列中，作为光输入量，并保存在计算阵列中；将图像数据或噪声数据量化为单比特的数据后输入到计算阵列中，作为电输入量；利用计算阵列分别对深度卷积生成式对抗网络的生成网络和判别网络中的卷积层运算进行计算，计算完成后输出数字信号，再对该数字信号进行移位累加操作，得到最终结果。本发明的加速方法在较大提高运算速度的同时具备高能效的特点。

技术领域

本发明涉及一种利用光电计算阵列对深度卷积生成式对抗网络进行加速的方法，属于计算机视觉领域和深度学习领域。

背景技术

传统的计算机大多采取冯诺依曼架构，然而，由于冯诺依曼架构存储单元和运算单元的分立，导致了在数据传输上产生了极大的能量消耗，并且影响运算速度。

深度卷积生成对抗网络(简称DCGAN)是应用最广泛的GAN衍生模型，在高质量图像生成、风格迁移、图像修复等应用上均有良好表现。DCGAN是指利用CNN的架构来约束GAN，使得GAN可以稳定的训练。

传统数字电路对深度残差网络进行加速的一般方法，是将卷积运算展开为矩阵向量乘法运算，并使用相应的乘累加单元完成矩阵乘法运算。但是，单个乘法器需要较大的资源(面积)，也带来较高的功耗；并且存储墙的存在也限制了运算速度的进一步提升。

发明内容

本发明提出一种基于光电计算阵列的深度卷积生成式对抗网络的加速方法，该加速方法在较大提高运算速度的同时具备高能效的特点。

本发明采用的技术方案如下：

基于光电计算阵列的深度卷积生成式对抗网络的加速方法，所述光电计算阵列包括由多个发光单元周期排列组成的发光阵列和由多个计算单元周期排列组成的计算阵列；所述加速方法包括如下步骤：发光阵列将深度卷积生成式对抗网络的权重通过光输入的方法输入到计算阵列中，作为光输入量，并保存在计算阵列中；将图像数据或噪声数据量化为单比特的数据后输入到计算阵列中，作为电输入量；利用计算阵列分别对深度卷积生成式对抗网络的生成网络和判别网络中的卷积层运算进行计算，计算完成后输出数字信号，再对该数字信号进行移位累加操作，得到最终结果。

进一步地，所述计算单元包括载流子控制区、耦合区、以及光生载流子收集区和读出区；所述载流子控制区用于控制并调制光生载流子收集区和读出区内的载流子；所述光生载流子收集区和读出区中的收集区用于吸收发光单元发射的光子并收集产生的光生载流子；所述载流子控制区或者光生载流子收集区和读出区中的读出区与电信号连接，读出区用于输出被所述光生载流子和所述电信号作用后的载流子；所述耦合区连接收集区和读出区。