[发明专利]一种基于负载调整结构的低噪声比较器

说明书

本发明属于模拟或数模混合集成电路技术领域，涉及一种基于负载调整结构的低噪声比较器。包括预放大级以及锁存器；在预放大级的输出端Dip/Din均设置有负载电容调整结构；所述负载电容调整结构包括与非门NAND和开关K，以及电容C；开关K的一端和预放大级的输出Dip/Din相连，开关K的另一端和电容C的一端相连，电容C的另一端接地，输出Dip/Din作为与非门NAND的输入端。当比较器处于噪声敏感区域时，开关K导通，使得电容C接入预放大级输出端，从而降低预放大级带宽并抑制了噪声。当比较器处于噪声不敏感区域或者复位阶段时，开关K关断，使得电容C和预放大级的输出端断开，从而提高了比较器的速度。

技术领域

本发明属于模拟或数模混合集成电路技术领域，涉及一种基于负载调整结构的低噪声比较器。

背景技术

近年来，随着集成电路制造技术的不断发展，CMOS器件的特征尺寸不断减小，集成电路的工作电压也不断降低，在深亚微米工艺下，模数转换器的工作速度得到了极大的提高，同时，功耗进一步降低。但是，作为模数转换器的核心组成部分，比较器的性能成了高速低功耗设计的瓶颈。传统的几种比较器结构，很难同时满足速度、功耗和低电源电压等要求。

在精度要求较低的场合，可以采用单级锁存器作为比较器结构，单级锁存器该结构的优点在于速度快，功耗低。但缺点是噪声和失调较大，在精度要求较高的场合，为了抑制单级锁存器高噪声和高失调的缺点，比较器通常由多级预放大级(Preamp)级联后，再与锁存级(Latch)相连的结构。多级级连比较器原理图如图1所示，通过预放大级提供较高的增益，对比较器的等效输入噪声进行抑制，通过预放大级输出信号较缓慢的变化，对比较器的失调进行抑制。输入信号Vip和Vin经过几级预放大级的放大后，再输入锁存器，使得锁存器的大噪声和大失调不会影响比较器的比较精度。为了更详细的描述上述问题，以一级预放大级和一级锁存器的级联为例，分析两种传统结构比较器的工作原理和优缺点。图2给出了一种传统一级预放大级和一级锁存器级联比较器的原理图，如图2所示，其中由NMOS管M0，M1，M2和电阻R构成预放大级，由NMOS管M3，M4，M5，M10，M11，M12和PMOS管M6，M7，M8，M9构成锁存器级。当比较器处于复位状态时，控制信号clk为0，使得M0，M3和M10关断，整个比较器没有静态功耗；当比较器处于比较器状态时，控制信号clk为1，预放大级的直流增益A可表示为：

A＝g_m·(R||r_o) (1)

其中，g_m表示输入管M1和M2的跨导，r_o表示输入管M1和M2的小信号等效输出阻抗。

此时，预放大级的主极点p可表示为：

其中，C_p表示预放大级输出端的负载电容。

由预放大级等效输入噪声的计算公式可知，如果增加预放大级的直流增益或者减小预放大级的带宽，可以减小预放大级的等效输入噪声。由式(1)可知，当预放大级设计完成之后，输入管跨导g_m，输入管小信号等效输出阻抗r_o和负载电阻R都是固定的，由式(2)可知，如果要减小预放大级等效输入噪声，可以通过减小预放大级的主极点实现，进而，需要增加预放大级的负载电容。为了实现上述低噪声的目的，增加预放大级负载电容后，图3给出了低噪声比较器的原理图，由图3可知，在预放大级的输出端，增加了负载电容C，从而降低了预放大级的带宽，对预放大级的等效输入噪声起到了较好的抑制作用。但这种技术的缺点在于，当预放大级的输出电压经过放大之后，噪声已经不是限制比较器性能的主要因素，同时，在比较器的复位过程中，由于预放大级输出端电容C的存在，会明显降低比较器的复位速度，增加比较器的功耗。

发明内容