[发明专利]硬错误模拟及其使用

说明书

用于硬错误模拟及其使用的方法、装置和产品。该方法包括：获得电路的设计，该电路包括用于识别错误的一个或多个监测信号和一个或多个关键节点；获得电路的测试的运行的轨迹；以及获得节点上的硬错误故障。该方法包括确定硬错误故障的硬错误测试覆盖，其中，硬错误测试覆盖指示上述一个或多个监测信号是否在测试的执行期间识别到硬错误故障，并且其中，所述确定包括：模拟电路的执行以及硬错误故障，并注明上述一个或多个监测信号中的任何一个或多个是否检测到硬错误故障。可以输出硬错误故障覆盖的指示。

相关申请的交叉引用

本申请是2015年2月18日提交的题为“CIRCUIT SIMULATION USING A RECORDINGOF A REFERENCE EXECUTION(使用参考执行的记录的电路模拟)”的美国非临时申请No.14/624,603的部分继续申请，该美国非临时申请是2015年1月21日提交的题为“DETERMININGSOFT ERROR INFLICTION PROBABILITY(确定软错误施加概率)”的美国非临时申请No.14/601,312现美国专利No.9,430,599的继续申请并且其是非临时申请并要求2014年2月18日提交的题为“ERROR INJECTION ENGINE(错误注入引擎)”的美国临时专利申请No.61/941,125的权益；本申请还是2016年2月17日提交的题为“DETERMINING TRANSIENT ERRORFUNCTIONAL MASKING AND PROPAGATION PROBABILITIES(确定瞬态错误功能屏蔽和传播概率)”的美国非临时申请No.15/045,448的部分继续申请，该美国非临时申请是2015年1月1日提交的题为“DETERMINING TRANSIENT ERROR FUNCTIONAL MASKING AND PROPAGATIONPROBABILITIES(确定瞬态错误功能屏蔽和传播概率)”的美国临时专利申请No.62/106,305的非临时申请并且是前述美国非临时申请No.14/601,312的部分继续申请，所有上述申请的全部内容均通过引用并入本文，并不会造成否认。

技术领域

本公开内容大体上涉及微电子设计，且特别地涉及设计的模拟。

背景技术

设计模拟是一种有用的技术，其允许工程师确定电路设计的功能。可以在实体电路制造之前(即，投产前阶段)进行模拟，并且模拟可以允许根据设计中的每个线在每个周期的值来容易地追踪电路功能。

在一些情况下，制造的设计可能会遇到硬错误。硬错误是由所述设计制造的特定产品在某一时间点出现的缺陷，一种会更改设计的功能的缺陷。硬错误可能由于制造问题而出现，或者硬错误可能在制造后很久在产品已在使用中时才发生。在一些情况下，硬错误可能是即使重新启动设计也无法纠正的永久性错误。

发明内容

本公开主题的一个示例实施方式是计算机实施的方法，包括：获得电路的设计，其中，电路包括节点，节点在执行期间被分配值，其中，电路包括用于识别错误的一个或多个监测信号和一个或多个关键节点；获得电路的测试的运行的轨迹；获得节点上的硬错误故障，其中，硬错误故障潜在地能够使错误值到达该一个或多个关键节点；通过处理器确定硬错误故障的硬错误测试覆盖(coverage，覆盖率)，其中，硬错误测试覆盖指示该一个或多个监测信号是否在测试的执行期间识别到硬错误故障，并且其中，所述确定包括：模拟电路的执行以及硬错误故障，并注明该一个或多个监测信号中的任何一个或多个是否检测到硬错误故障，以及输出硬错误测试覆盖的指示。