[发明专利]半导体器件及其形成方法和工作方法

说明书

一种半导体器件及其形成方法和工作方法，所述半导体器件包括：基底，所述基底包括第一区，所述第一区基底表面具有第一纳米柱，所述第一纳米柱垂直于基底表面；位于所述第一纳米柱底部和部分基底第一区内的第一源漏掺杂区；环绕所述第一纳米柱的第一栅极结构，所述第一栅极结构位于第一源漏掺杂区上；位于所述第一纳米柱顶部的第二源漏掺杂区，所述第二源漏掺杂区位于第一栅极结构上。所述半导体器件的占用面积较小，有利于提高半导体器件的集成度。

技术领域

本发明涉及半导体领域，尤其涉及一种半导体器件及其形成方法和工作方法。

背景技术

半导体器件(SRAM)作为挥发性存储器中的一员，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于PC、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域。

现有技术的SRAM单元通常为6T结构。一种常见6T结构的SRAM单元通常包括存储单元和两个读写单元。其中存储单元包括两个上拉晶体管和两个下拉晶体管，两个上拉晶体管与字线相连，两个下拉晶体管与地线相连，存储单元有两个存储节点和两个打开节点，用于存储1或0信号；两个读写单元为两个传输晶体管，每个传输晶体管一端与存储单元的一个存储节点和一个打开节点相连，另一端与位线相连，用于对存储单元进行读写操作。

然而，现有的半导体器件的性能较差。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法和工作方法，以提高半导体器件的性能。

为解决上述技术问题，本发明提供一种半导体器件，所述半导体器件包括：基底，所述基底包括第一区，所述第一区基底表面具有第一纳米柱，所述第一纳米柱垂直于基底表面；位于所述第一纳米柱底部和部分第一区基底内的第一源漏掺杂区；环绕所述第一纳米柱的第一栅极结构，所述第一栅极结构位于第一源漏掺杂区上；位于所述第一纳米柱顶部的第二源漏掺杂区，所述第二源漏掺杂区位于第一栅极结构上。

可选的，所述基底还包括第二区，所述第二区基底表面具有第二纳米柱，所述第二纳米柱垂直于基底表面；位于所述第二纳米柱底部和部分第二区基底内的第三源漏掺杂区；环绕第二纳米柱的第二栅极结构，所述第二栅极结构位于第三源漏掺杂区上，所述第三源漏掺杂区与第一源漏掺杂区电连接；位于所述第二纳米柱顶部的第四源漏掺杂区，所述第四源漏掺杂区位于第二栅极结构上；所述基底还包括第三区，所述第三区基底表面具有第三纳米柱，所述第三纳米柱垂直于基底表面；位于所述第三纳米柱底部和部分第三区基底内的第五源漏掺杂区，所述第五源漏掺杂区与第三源漏掺杂区电连接；环绕第三纳米柱的第三栅极结构，所述第三栅极结构位于第五源漏掺杂区上；位于所述第二纳米柱顶部的第六源漏掺杂区，所述第六源漏掺杂区位于第三栅极结构上。

可选的，还包括：位于第二源漏掺杂区顶部表面的第一电极；位于第四源漏掺杂区顶部表面的第二电极；位于第六源漏掺杂区顶部表面的第三电极；位于第二电极和第三电极之间的第一介质层；所述第一电极与第二电极之间电隔离。

可选的，所述基底还包括第四区，所述第四区基底表面具有第四纳米柱，所述第四纳米柱垂直于基底表面；位于所述第四纳米柱底部和部分第四区基底内的第七源漏掺杂区；环绕第四纳米柱的第四栅极结构，所述第四栅极结构位于第七源漏掺杂区上；位于所述第四纳米柱顶部的第八源漏掺杂区，所述第八源漏掺杂区位于第四栅极结构上；所述基底还包括第五区，所述第五区基底表面具有第五纳米柱，所述第五纳米柱垂直于基底表面；位于所述第五纳米柱底部和部分第五区基底内的第九源漏掺杂区；环绕第五纳米柱的第五栅极结构，所述第五栅极结构位于第九源漏掺杂区上；位于所述第五纳米柱顶部的第十源漏掺杂区，所述第十源漏掺杂区位于第五栅极结构上；所述基底还包括第六区，所述第六区基底表面具有第六纳米柱，所述第六纳米柱垂直于基底表面；位于所述第六纳米柱底部和部分第六区基底内的第十一源漏掺杂区；环绕第六纳米柱的第六栅极结构，所述第六栅极结构位于第十一源漏掺杂区上；位于所述第六纳米柱顶部的第十二源漏掺杂区，所述第十二源漏掺杂区位于第六栅极结构上。